motorola cmos 逻辑 datamc14557b
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
电的 特性
(电压 关联 至 v
SS
)
典型的 标识
V
DD
Vdc
– 55
_
C 25
_
C 125
_
C
UnitCharacteristic 标识
V
DD
Vdc
最小值 最大值 最小值 典型值 # 最大值 最小值 最大值
单位
输出 电压 “0” 水平的
V
在
= v
DD
或者 0
V
OL
5.0
10
15
—
—
—
0.05
0.05
0.05
—
—
—
0
0
0
0.05
0.05
0.05
—
—
—
0.05
0.05
0.05
Vdc
“1” 水平的
V
在
= 0 或者 v
DD
V
OH
5.0
10
15
4.95
9.95
14.95
—
—
—
4.95
9.95
14.95
5.0
10
15
—
—
—
4.95
9.95
14.95
—
—
—
Vdc
输入 电压 “0” 水平的
(v
O
= 4.5 或者 0.5 vdc)
(v
O
= 9.0 或者 1.0 vdc)
(v
O
= 13.5 或者 1.5 vdc)
V
IL
5.0
10
15
—
—
—
1.5
3.0
4.0
—
—
—
2.25
4.50
6.75
1.5
3.0
4.0
—
—
—
1.5
3.0
4.0
Vdc
“1” 水平的
(v
O
= 0.5 或者 4.5 vdc)
(v
O
= 1.0 或者 9.0 vdc)
(v
O
= 1.5 或者 13.5 vdc)
V
IH
5.0
10
15
3.5
7.0
11
—
—
—
3.5
7.0
11
2.75
5.50
8.25
—
—
—
3.5
7.0
11
—
—
—
Vdc
输出 驱动 电流
(v
OH
= 2.5 vdc) 源
(v
OH
= 4.6 vdc)
(v
OH
= 9.5 vdc)
(v
OH
= 13.5 vdc)
I
OH
5.0
5.0
10
15
– 3.0
– 0.64
– 1.6
– 4.2
—
—
—
—
– 2.4
– 0.51
– 1.3
– 3.4
– 4.2
– 0.88
– 2.25
– 8.8
—
—
—
—
– 1.7
– 0.36
– 0.9
– 2.4
—
—
—
—
mAdc
(v
OL
= 0.4 vdc) 下沉
(v
OL
= 0.5 vdc)
(v
OL
= 1.5 vdc)
I
OL
5.0
10
15
0.64
1.6
4.2
—
—
—
0.51
1.3
3.4
0.88
2.25
8.8
—
—
—
0.36
0.9
2.4
—
—
—
输入 电流 I
在
15 —
±
0.1 —
±
0.00001
±
0.1 —
±
1.0
µ
模数转换器
输入 电容
(v
在
= 0)
C
在
— — — — 5.0 7.5 — — pF
安静的 电流
(每 包装)
I
DD
5.0
10
15
—
—
—
5.0
10
20
—
—
—
0.010
0.020
0.030
5.0
10
20
—
—
—
150
300
600
µ
模数转换器
总的 供应 current**†
(动态 加 安静的,
每 包装)
(c
L
= 50 pf 在 所有 输出, 所有
缓存区 切换)
I
T
5.0
10
15
I
T
= (1.75
µ
一个/khz) f + i
DD
I
T
= (3.50
µ
一个/khz) f + i
DD
I
T
= (5.25
µ
一个/khz) f + i
DD
µ
模数转换器
#data labelled “typ” 是 不 至 是 使用 为 设计 目的 但是 是 将 作 一个 indication 的 这 ic’s 潜在的 效能.
** 这 formulas 给 是 为 这 典型 特性 仅有的 在 25
_
c.
†To 计算 总的 供应 电流 在 负载 其它 比 50 pf:
I
T
(c
L
) = i
T
(50 pf) + (c
L
– 50) vfk
在哪里: i
T
是 在
µ
一个 (每 包装), c
L
在 pf, v = (v
DD
– v
SS
) 在 伏特, f 在 khz 是 输入 频率, 和 k = 0.001.
这个设备 包含 保护 电路系统 至 守卫 相反 损坏 预定的 至 高 静态的 电压 或者 electric 地方. 不管怎样,
预防措施必须 是 带去 至 避免 产品 的 任何 电压 高等级的 比 最大 评估 电压 至 这个 高-阻抗
电路. 为 恰当的 运作, v
在
和 v
输出
应当 是 constrained 至 这 范围 v
SS
≤
(v
在
或者 v
输出
)
≤
V
DD
.
Unused输入 必须 总是 是 系 至 一个 适合的 逻辑 电压 水平的 (e.g., 也 v
SS
或者 v
DD
). unused 输出必须
是 left 打开.