rev. 0
AD7888
–13–
串行 接口
图示 16 显示 这 详细地 定时 图解 为 串行 interfac-
ing 至 这 ad7888. 这 串行 时钟 提供 这 转换
时钟 和 也 控制 这 转移 的 信息 至 和 从
这 ad7888 在 转换.
CS
initiates 这 数据 转移 和 转换 处理. 为 这
autoshutdown 模式, 这 第一 下落 边缘 的 sclk 之后 这
下落 边缘 的
CS
wakes 向上 这 部分. 在 所有 具体情况, 它 门 这
串行 时钟 至 这 ad7888 和 puts 这 在-碎片 追踪/支撑 在
追踪 模式. 这 输入 信号 是 抽样 在 这 第二 rising
边缘 的 这 sclk 输入 之后 这 下落 边缘 的
CS
. 因此, 这
第一 一个 和 一个-half 时钟 循环 之后 这 下落 边缘 的
CS
是
当 这 acquisition 的 这 输入 信号 takes 放置. 这个 时间 是
denoted 作 这 acquisition 时间 (t
ACQ
). 在 autoshutdown 模式,
这 acquisition 时间 必须 准许 为 这 wake-向上 时间 的 5
µ
s. 这
在-碎片 追踪/支撑 变得 从 追踪 模式 至 支撑 模式 在 这
第二 rising 边缘 的 sclk 和 一个 转换 是 也 initiated 在
这个 边缘. 这 转换 处理 takes 一个 更远 fourteen 和
一个-half sclk 循环 至 完全. 这 rising 边缘 的
CS
将
放 这 总线 后面的 在 三-状态. 如果
CS
是 left 低 一个 新 变换器-
sion 将 是 initiated.
这 输入 频道 那 是 抽样 是 这 一个 选择 在 这
previous 写 至 这 控制 寄存器. 因此, 这 用户 必须
DONTC
REF
零
ADD2 ADD1 ADD0 PM1 PM0
SCLK
156
15
DOUT
DIN
234
16
t
1
t
ACQ
t
转变
t
2
t
6
t
7
t
3
t
8
DB11
DB0
DB10 DB9
4 leading zeros
CS
三-
状态
t
4
t
5
三-
状态
图示 16. 串行 接口 定时 图解
写 ahead 的 这 频道 为 转换. 在 其它 words, 这
用户 必须 写 这 频道 地址 为 这 next 转换
当 这 呈现 转换 是 在 progress.
writing 的 信息 至 这 控制 寄存器 takes 放置 在
这 第一 第八 rising edges 的 sclk 在 一个 数据 转移. 这 con-
trol 寄存器 是 总是 写 至 当 一个 数据 转移 takes
放置. 这 用户 必须 是 细致的 至 总是 设置 向上 这 准确无误的
信息 在 这 din 线条 当 读 数据 从 这 部分.
十六 串行 时钟 循环 是 必需的 至 执行 这 变换器-
sion 处理 和 至 进入 数据 从 这 ad7888. 在 applica-
tions 在哪里 这 第一 串行 时钟 边缘, 下列的
CS
going 低, 是
一个 下落 边缘, 这个 边缘 clocks 输出 这 第一 leading 零. 因此,
这 第一 rising 时钟 边缘 在 这 sclk 时钟 有 这 第一 含铅的-
ing 零 提供. 在 产品 在哪里 这 第一 串行 时钟
边缘, 下列的
CS
going 低, 是 一个 rising 边缘, 这 第一 leading
零 将 不 是 设置 向上 在 时间 为 这 处理器 至 读 它 cor-
rectly. 不管怎样, subsequent 位 是 clocked 输出 在 这 下落
边缘 的 sclk 所以 它们 是 提供 至 这 处理器 在 这
下列的 rising 边缘. 因此, 这 第二 leading 零 是 clocked
输出 在 这 下落 边缘 subsequent 至 这 第一 rising 边缘. 这
最终 位 在 这 数据 转移 是 有效的 在 这 16th rising 边缘,
having 正在 clocked 输出 在 这 previous 下落 边缘.
: 点此下载
