AD7890
–13–
rev. 一个
这 持续时间 的 这 内部的 脉冲波 能 是 seen 在 这 c
EXT
管脚.
这 c
EXT
管脚 变得 从 一个 低 至 一个 高 当 一个 串行 写 至
这 部分 是 initiated (在 这 下落 边缘 的
TFS
). 它 开始 至
释放 在 这 sixth 下落 边缘 的 sclk 在 这 串行 写
运作. once 这 c
EXT
管脚 有 释放 至 越过 它的
名义上的 触发 要点 的 2.5 v, 这 内部的 脉冲波 是 安排时间 输出.
这 内部的 脉冲波 是 initiated 各自 时间 一个 写 运作 至 这
控制 寄存器 takes 放置. 作 一个 结果, 这 脉冲波 是 initiated
和 这 转换 处理 delayed 为 所有 软件 转换
开始 commands. 为 硬件 转换 开始, 它 是 可能 至
独立的 这 转换 开始 command 从 这 内部的 脉冲波.
如果 这 多路调制器 输出 (mux 输出) 是 连接 直接地 至
这 追踪/支撑 输入 (sha 在), 然后 非 外部 安排好 有 至
是 带去 在 账户 用 这 内部的 脉冲波 宽度. 在 applica-
tions 在哪里 这 多路调制器 是 切换 和 转换 是 不
initiated 直到 更多 比 2
µ
s 之后 这 频道 是 changed (作 是
可能 和 一个 硬件 转换 开始), 这 用户 做 不
有 至 worry 关于 连接 任何 电容 至 这 c
EXT
管脚. 这 2
µ
s equates 至 这 追踪/支撑 acquisition 时间 的 这
ad7890. 在 产品 在哪里 这 多路调制器 是 切换 和
转换 是 initiated 在 这 一样 时间 (此类 作 和 一个 软件
转换 开始), 一个 120 pf 电容 应当 是 连接 至
C
EXT
至 准许 为 这 acquisition 时间 的 这 追踪/支撑 在之前
转换 是 initiated.
如果 外部 电路系统 是 连接 在 mux 输出 和 sha
在, 然后 这 extra 安排好 时间 introduced 用 这个 电路系统 将
有 至 是 带去 在 账户. 在 这 情况 在哪里 这 多路调制器
改变 command 和 这 转换 开始 command 是 sepa-
评估, 它们 需要 至 是 separated 用 更好 比 这 acquisition
时间 的 这 ad7890 加 这 安排好 时间 的 这 外部 cir-
cuitry 如果 这 用户 做 不 有 至 worry 关于 这 c
EXT
capaci-
tance. 在 产品 在哪里 这 多路调制器 是 切换 和
转换 是 initiated 在 这 一样 时间 (此类 作 和 一个 软件
转换 开始), 这 电容 在 c
EXT
needs 至 准许 为 这
acquisition 时间 的 这 追踪/支撑 加 这 安排好-时间 的 这
外部 电路系统 在之前 转换 是 initiated.
串行 接口
这 ad7890’s 串行 communications 端口 提供 一个 有伸缩性的
arrangement 至 准许 容易 接合 至 工业-标准
微处理器, microcontrollers 和 数字的 信号 processors.
一个 串行 读 至 这 ad7890 accesses 数据 从 这 输出 reg-
ister 通过 这 数据 输出 线条. 一个 串行 写 至 这 ad7890
写 数据 至 这 控制 寄存器 通过 这 数据 在 线条.
二 不同的 模式 的 运作 是 有, 优化 为
不同的 类型 的 接口 在哪里 这 ad7890 能 act 也 作
主控 在 这 系统 (它 提供 这 串行 时钟 和 数据 fram-
ing 信号) 或者 acts 作 从动装置 (一个 外部 串行 时钟 和 framing
信号 能 是 提供 至 这 ad7890). 这些 二 模式,
labelled自-clocking 模式 和 外部 clocking 模式, 是
discussed 在 detail 在 这 下列的 sections.
自-clocking 模式
这 ad7890 是 配置 为 它的 自-clocking 模式 用 tying
这 smode 管脚 的 这 设备 至 一个 逻辑 低. 在 这个 模式, 这
ad7890 提供 这 串行 时钟 信号 和 这 串行 数据
framing 信号 使用 为 这 转移 的 数据 从 这 ad7890.
这个 自-clocking 模式 能 是 使用 和 processors 这个
准许 一个外部 设备 至 时钟 它们的 串行 端口 包含 大多数
数字的 信号 processors.
读 运作
图示 8 显示 一个 定时 图解 为 读 从 这 ad7890
在 这 自-clocking 模式. 在 这 终止 的 转换,
RFS
变得
低 和 这 串行 时钟 (sclk) 和 串行 数据 (数据 输出)
输出 变为 起作用的. 十六 位 的 数据 是 transmitted 和
一个 leading 零, followed 用 这 三 地址 位 的 这 con-
trol 寄存器, followed 用 这 12-位 转换 结果 开始
和 这 msb. 串行 数据 是 clocked 输出 的 这 设备 在 这 ris-
ing 边缘 的 sclk 和 是 有效的 在 这 下落 边缘 的 sclk. 这
RFS
输出 仍然是 低 为 这 持续时间 的 这 十六 时钟
循环. 在 这 sixteenth rising 边缘 的 sclk, 这
RFS
输出 是
驱动 高 和 数据 输出 是 无能.
sclk (o)
数据 输出 (o)
rfs (o)
3-状态
3-状态
LEADING
零
DB10
DB0
DB11A0A1A2
t
2
t
3
t
5
t
4
t
6
t
7
t
1
便条
(i) signifies 一个 输入; (o) signifies 一个 输出. pull-up 电阻 在 sclk.
图示 8. 自-clocking (主控) 模式 输出 寄存器 读
: 点此下载
