AD7890
–14–
rev. 一个
sclk (o)
数据 在 (i)
tfs (i)
A2 A1
A0
STBY
don't
小心
don't
小心
CONV
t
8
t
10
t
11
t
3
t
4
don't
小心
t
9
t
12
便条
(i) signifies 一个 输入; (o) signifies 一个 输出. pull-up 电阻 在 sclk.
图示 9. 自-clocking (主控) 模式 控制 寄存器 写
写 运作
图示 9 显示 一个 写 运作 至 这 控制 寄存器 的 这
ad7890. 这
TFS
输入 是 带去 低 至 表明 至 这 部分 那
一个 串行 写 是 关于 至 出现.
TFS
going 低 initiates 这
sclk 输出 和 这个 是 使用 至 时钟 数据 输出 的 这 proces-
sors 串行 端口 和 在 这 控制 寄存器 的 这 ad7890.
这 ad7890 控制 寄存器 需要 仅有的 five 位 的 数据.
这些 是 承载 在 这 第一 five 时钟 循环 的 这 串行 时钟
和 数据 在 所有 subsequent 时钟 循环 正在 ignored. 如何-
总是, 这 部分 需要 六 串行 时钟 循环 至 加载 数据 至 这
控制 寄存器. 串行 数据 至 是 写 至 这 ad7890 必须
是 有效的 在 这 下落 边缘 的 sclk.
外部-clocking 模式
这 ad7890 是 配置 为 它的 外部 clocking 模式 用 ty-
ing 这 smode 管脚 的 这 设备 至 一个 逻辑 高. 在 这个 模式,
sclk 和
RFS
的 这 ad7890 是 配置 作 输入. 这个
外部-clocking 模式 是 设计 为 直接 接口 至 sys-
tems 这个 提供 一个 串行 时钟 输出 这个 是 同步
至 这 串行 数据 输出 包含 微控制器 此类 作 这
80c51, 87c51, 68hc11 和 68hc05 和 大多数 数字的 信号
processors.
读 运作
图示 10 显示 这 定时 图解 为 读 从 这
ad7890 在 这 外部-clocking 模式.
RFS
变得 低 至 进入
数据 从 这 ad7890. 这 串行 时钟 输入 做 不 有 至
是 持续的. 这 串行 数据 能 是 accessed 在 一个 号码 的
字节. 不管怎样,
RFS
必须 仍然是 低 为 这 持续时间 的 这
数据 转移 运作. once 又一次, 十六 位 的 数据 是
transmitted 和 一个 leading 零, followed 用 这 三 地址
位 在 这 控制 寄存器, followed 用 这 12-位 转换
结果 开始 和 这 msb. 如果
RFS
变得 低 在 这 高
时间 的 sclk, 这 leading 零 是 clocked 输出 从 这 下落
边缘 的
RFS
(作 每 图示 10). 如果
RFS
变得 低 在 这 低
时间 的 sclk, 这 leading 零 是 clocked 输出 在 这 next rising
边缘 的 sclk. 这个 确保 那, regardless 的 whether
RFS
变得 低 在 一个 高 时间 或者 低 时间 的 sclk, 这 leading
零 是 有效的 在 这 第一 下落 边缘 的 sclk 之后
RFS
变得
低, 提供 t
14
和 t
17
是 adhered 至. 串行 数据 是 clocked
输出 的 这 设备 在 这 rising 边缘 的 sclk 和 是 有效的 在 这
下落 边缘 的 sclk. 在 这 终止 的 这 读 运作, 这
数据 输出 线条 是 三-陈述 用 一个 rising 边缘 在 也 这
sclk 或者
RFS
输入, whichever occurs 第一. 如果 一个 串行 读
从 这 输出 寄存器 是 在 progress 当 转换 是 com-
plete, 这 updating 的 这 输出 寄存器 是 deferred 直到 这
串行 数据 读 是 完全 和
RFS
returns 高.
写 运作
图示 11 显示 一个 写 运作 至 这 控制 寄存器 的 这
ad7890. 作 和 这 自-clocking 模式, 这
TFS
输入 变得
低 至 表明 至 这 部分 那 一个 串行 写 是 关于 至 出现.
作 在之前, 这 ad7890 控制 寄存器 需要 仅有的 five 位
的 数据. 这些 是 承载 在 这 第一 five 时钟 循环 的 这 se-
rial 时钟 和 数据 在 所有 subsequent 时钟 循环 正在 ignored.
不管怎样, 这 部分 需要 六 串行 clocks 至 加载 数据 至 这
控制 寄存器. 串行 数据 至 是 写 至 这 ad7890 必须
是 有效的 在 这 下落 边缘 的 sclk.
LEADING
零
数据 输出 (o)
sclk (i)
3-状态
rfs (i)
DB0
DB10
DB11A0A1A2
t
13
t
15
t
16
t
17
t
18
t
19A
t
14
t
19
便条
(i) signifies 一个 输入; (o) signifies 一个 输出
图示 10. 外部 clocking (从动装置) 模式 输出 寄存器 读
: 点此下载
