W981204AH
8m x 4 banks x 4 位 sdram
修订 1.0发行 释放 日期: 六月, 2000
-10-
函数的 描述
电源 向上 和 initialization
这 default 电源 向上 状态 的 这 模式 寄存器 是 未说明的. 这 下列的 电源 向上 和 initialization sequence 需要 至 是
followed 至 保证 这 设备正在 preconditioned 至 各自 用户 明确的 needs.
在 电源 向上, 所有 vcc 和 vccq 管脚 必须 是 ramp 向上 同时发生地 至 这 指定 电压 当 这 输入 信号 是
使保持 在 这 "nop" 状态. 这 电源 向上 电压 必须 不 超过 vcc+0.3v 在 任何 的 the 输入 管脚 或者 vCC供应. 之后
电源 向上, 一个 最初的 pause 的 200us 是 必需的 followed 用 一个 precharge 的 所有 banks 使用 这 precharge command. 至 阻止
数据 contention 在 这 dq 总线 在 电源 向上, 它 是 必需的 那 这 dqm 和 cke 管脚 是 held 高 在 这 最初的
pause 时期. once 所有 banks 有 被 precharged, 这 模式 寄存器 设置 command 必须 是 issued 至 initialize 这 模式
寄存器. 一个 额外的 第八 自动 refresh 循环 (cbr) 是 也 必需的 在之前 或者 之后 程序编制 这 模式寄存器 至
确保 恰当的 subsequent 运作.
程序编制 模式 寄存器
之后 最初的 电源 向上, 这 模式 寄存器 设置 command 必须 是 issued 为 恰当的 设备 运作. 所有 banks 必须 是 在 一个
precharged 状态 和 cke 必须 是 高 在 least 一个 循环 before 这 模式 寄存器 设置 command 能 是 issued. 这 模式
寄存器 设置 command 是 使活动 用 这 低 信号 的 ras, cas, cs 和 我们 在 这 积极的 边缘 的 这 时钟. 这 地址
输入 数据 在 这个 循环 定义 这 参数 至 是 设置 作 显示 在这 模式 寄存器 运作 表格. 一个 新 command
将 是 issued 下列的 这 模式 寄存器 设置 command once 一个 延迟 equal 至 tRSC有 消逝. 请 谈及 至 这 next 页 为
模式 寄存器 设置 循环 和 运作 表格.
bank 活动 command
这 bank活动 command 必须 是 应用 在之前 任何 读 或者 写 运作 能 是 executed. 这 运作 是 类似的 至
ras# 活动 在 edo dram. 这 延迟 从 当 这 bank 活动 command 是 应用 至 当 这 第一 读 或者 写
运作 能 begin 必须 非t 是 较少 比 这 ras 至 cas 延迟 时间 (tRCD). once 一个 bank 有 被 使活动 它 必须 是
precharged 在之前 另一 bank 活动 command 能 是 issued 至 这 一样 bank. 这 最小 时间 间隔 在
successive bank 活动 commands 至 这 一样 bank是 决定 用 这 ras 循环 时间 的 这 设备 (tRC). 这 最小
时间 间隔 在 interleaved bank 活动 commands (bank 一个 至 bank b 和 恶行 对抗) 是 这 bank 至 bank 延迟 时间
(tRRD). 这 最大 时间 那 各自 bank 能 是 使保持 起作用的 是 specified 作 tRAS(最大值).
读 和 写 进入 模式
之后 一个 bank 有 被 使活动 , 一个 读 或者 写 循环 能 是 followed. 这个 是 accomplished 用 设置 ras 高 和 cas
低 在 这 时钟 rising 边缘 之后 最小 的 trcd 延迟. 我们 管脚 电压 水平的 defines whether 这 进入 循环 是 一个 读
运作 (我们 高), 或者 一个 写 运作 (我们 低). 这 地址 输入 决定 这 开始 column address.
读 或者 writing 至 一个 不同的 行 在里面 一个 使活动 bank 需要 这 bank 是 precharged 和 一个 新 bank 活动
command 是 issued. 当 更多 比 一个 bank 是 使活动, interleaved bank 读 或者 写 行动 是 可能. 用 使用
这 编写程序 burst 长度 和 alternating 这 进入 和 precharge 行动 在 多样的 banks, seamless 数据
access 运作 among 许多 不同的 页 能 是 认识到. 读 或者 写 commands 能 也 是 issued 至 这 一样 bank
或者 在 起作用的 banks 在 每 时钟 循环.
burst 读 command
这 burst 读 command 是 initiated 用 应用 逻辑 低 水平的 至 cs 一个d cas 当 支持 ras 和 我们 高 在 这
rising 边缘 的 这 时钟. 这 地址 输入 决定 这 开始 column 地址 为 这 burst. 这 模式 寄存器 sets 类型
的 burst (sequential 或者 interleave) 和 这 burst 长度 (1, 2, 4, 8, 全部 page) during 这 模式 寄存器 设置 向上 循环. 表格 2
和 3 在 这 next 页 explain 这 地址 sequence 的 interleave 模式 和 sequential 模式.
: 点此下载
