飞利浦 半导体 产品 数据
74ABT833
octal transceiver 和 parity 发生器/checker
(3-状态)
2002 dec 17
3
逻辑 标识
OEB
OEA
CLEAR
14
1
11
15
10
PARITY
错误
CP13
23456789
A0 A1 A2 A3 A4 A5 A6 A7
B0 B1 B2 B3 B4 B5 B6 B7
23 22 21 20 19 18 17 16
SA00213
函数 表格
输入 输出
模式 OEB OEA
一个
Σ
的 highs
bn + parity
Σ
的 highs
一个 Bn PARITY
一个 数据 至 b 总线 和 发生 odd parity 输出 L H
Odd
甚至
(输出) (输入) 一个
L
H
b 数据 至 一个 总线 和 审查 为 parity 错误
1
H L (输出) X Bn (输入) (输入)
一个 总线 和 b 总线 无能
2
H H X X Z Z Z
一个 数据 至 b 总线 和 发生 inverted parity 输出 L L
Odd
甚至
(输出) (输入) 一个
H
L
注释:
1. 错误 checking 是 详细地 在 这 错误 标记 函数 表格 在下.
2. 当 clocked, 这 错误 输出 是 低 如果 这 总 的 一个 输入 是 甚至 或者 高 如果 这 总 的 一个 输入 是 odd.
错误 标记 函数 表格
输入 内部的 node 输出
模式 CLEAR CP
bn + parity
Σ
的 highs
要点 ”p”
Pre–state
ERRORn–1
错误
输出
H
↑
Odd H H H
样本
H
↑
甚至 L X L
H X X X L L
支撑 H
↑
X X X NC
Clear L X X X X H
H = 高 电压 水平的 稳步的 状态
L = 低 电压 水平的 稳步的 状态
X = don’t 小心
NC = 非 改变
Z = 高 阻抗 “off” 状态
↑
= 低-至-高 时钟 转变
↑
= 不 一个 低-至-高 时钟 转变
: 点此下载
