sprs095e – march 1999 – 修订 将 2000
16
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
可编程序的 bank-切换
可编程序的 bank-切换 逻辑 准许 这 ’vc5416 至 转变 在 外部 记忆 banks 没有
需要 外部 wait states 为 memories 那 需要 额外的 时间 至 转变 止. 这 bank-切换 逻辑
automatically inserts 一个 循环 当 accesses 交叉 一个 32k-文字 记忆-bank boundary inside 程序 或者
数据 空间.
bank-切换 是 定义 用 这 bank-切换 控制 寄存器 (bscr), 这个 是 记忆-编排 在
地址 0029h. 这 位 地方 的 这 bscr 是 显示 在 图示 5 和 是 描述 在 表格 4.
CONSEC DIVFCT IACKOFF Rsvd HBH
14 13 12 11 3 2 115
r/wr/wrr/wr/wr/w
BH
Rsvd
0
R
bscr (0x29)
r = 读, w = 写
图示 5. bank-切换 控制 寄存器 (bscr)
表格 4. bank-切换 控制 寄存器 地方
位 名字
重置
值
函数
consecutive bank-切换
.
specifies 这 bank-切换 模式.
15 CONSEC
†
1
CONSEC= 0
bank-切换 在32k bank boundaries 仅有的. 这个 位 是 cleared 如果 快 进入 是 desired 为
持续的 记忆 读 (i.e., 非 开始 和 trailing 循环 在 读 循环).
15 CONSEC
†
1
CONSEC 1
Consecutivebank switches 在 外部 memory 读. 各自 读 循环 组成 的 3 循环:
CONSEC= 1
Consecutivebank switches 在 外部 记忆 读. 各自读 循环 组成 的 3 循环:
开始 循环, 读 循环, 和 trailing 循环.
clkout 输出 分隔 因素
.
这 clkout 输出 是 驱动 用 一个 在-碎片 源 having 一个 频率
equal 至 1/(divfct+1) 的 这 dsp 时钟.
13 14 DIVFCT 11
divfct = 00 clkout 是 不 分隔.
13–14 DIVFCT 11
divfct = 01 clkout 是 分隔 用 2 从 这 dsp 时钟.
divfct = 10 clkout 是 分隔 用 3 从 这 dsp 时钟.
divfct = 11 clkout 是 分隔 用 4 从 这 dsp 时钟 (default 值 下列的 重置).
IACK信号 输出 止
.
控制 这 输出 的 这 iack信号. iackoff 是 设置 至 1 在 重置.
12 IACKOFF 1
iackoff = 0 这 iack信号 输出 止 函数 是 无能.
12 IACKOFF 1
iackoff = 1 这 iack信号 输出 止 函数 是 使能.
11–3 Rsvd – 保留
hpi 总线 holder. 控制 这 hpi 总线 holder. hbh 是 cleared 至 0 在 重置
.
2 HBH 0
hbh = 0 这 总线 holder 是 无能 除了 当 hpi16=1.
2 HBH 0
hbh = 1
这 总线 holder 是 使能. 当 不 驱动, 这 hpi 数据 总线, hd[7:0] 是 使保持 在 这 previous
逻辑 水平的.
总线 holder. 控制 这 总线 holder. bh 是 cleared 至 0 在 重置.
1 BH 0
bh = 0 这 总线 holder 是 无能.
1 BH 0
bh = 1
这 总线 holder 是 使能. 当 不 驱动, 这 数据 总线, d[15:0] 是 使保持 在 这 previous 逻辑
水平的.
0 Rsvd – 保留
†
为 额外的 信息, 看 这 “enhanced 外部 并行的 接口 (xio2)” 部分 的 这个 文档.
产品 预告(展)
这个 材料 版权 用 它的 各自的 生产者
: 点此下载
