8XC196KD8XC196KD20
管脚 描述
(持续)
标识 名字 和 函数
端口 0 8-位 高 阻抗 输入-仅有的 port 这些 管脚 能 是 使用 作 数字的 输入 andor 作
相似物 输入 至 这 在-碎片 AD converter
端口 1 8-位 quasi-双向的 IO port
端口 2 8-位 multi-函数的 port 所有 的 它的 管脚 是 shared 和 其它 功能 在 这 8XC196KD
管脚 26 和 27 是 quasi-bidirectional
端口 3 和 4 8-位 双向的 IO 端口 和 打开 流 outputs 这些 管脚 是 shared 和 这
多路复用 addressdata 总线 这个 有 强 内部的 pullups
支撑 总线 支撑 输入 requesting 控制 的 这 bus
HLDA 总线 支撑 acknowledge 输出 表明 释放 的 这 bus
BREQ 总线 要求 输出 使活动 当 这 总线 控制 有 一个 pending 外部 记忆
cycle
PMODE 确定 这 非易失存储器 程序编制 mode
PACT 一个 低 信号 在 自动 程序编制 模式 indicates 那 程序编制 是 在 process 一个 高
信号 indicates 程序编制 是 complete
PALE 一个 下落 边缘 在 从动装置 程序编制 模式 和 自动 配置 字节 程序编制
模式 indicates 那 端口 3 和 4 包含 有效的 程序编制 addresscommand
信息 (输入 至 从动装置)
PROG 一个 下落 边缘 在 从动装置 程序编制 模式 indicates 那 端口 3 和 4 包含 有效的
程序编制 数据 (输入 至 从动装置)
PVER 一个 高 信号 在 从动装置 程序编制 模式 和 自动 配置 字节 程序编制
模式 indicates 这 字节 编写程序 correctly
CPVER Cummulative 程序 输出 Verification 管脚 是 高 如果 所有 locations 有 编写程序
correctly 自从 进去 一个 程序编制 mode
AINC 自动 Increment 起作用的 低 输入 使能 这 自动 increment mode 自动 increment 准许
读 或者 writing sequential 非易失存储器 locations 没有 地址 transactions 横过 这
PBUS 为 各自 读 或者 write
9
: 点此下载
