altera 公司 9
acex 1k 可编程 逻辑 设备 家庭 数据 工作表
发展
13
工具
嵌入式 阵列 块
这 eab 是 一个 灵活 块 的 ram, 与 寄存器 开启 这 输入 和 输出
端口, 那 是 已使用 至 实施 普通 闸门 阵列 megafunctions.
因为 它 是 大型 和 灵活, 这 eab 是 适合 用于 功能 这样的 作为
乘法器, 向量 scalars, 和 错误 校正 电路. 这些 功能
可以 是 合并 入点 应用程序 这样的 作为 数字 过滤器 和
微控制器.
逻辑 功能 是 已实施 由 编程 这 eab 与 一个 阅读-
仅 图案 期间 配置, 从而 正在创建 一个 大型 lut. 与
luts, 组合 功能 是 已实施 由 正在寻找 向上 这 结果
而是 比 由 计算 他们. 这个 实施 的 组合
功能 可以 是 更快 比 使用 算法 已实施 入点 概述
逻辑, 一个 业绩 优势 那 是 进一步 增强型 由 这 快 访问权限
次 的 eabs. 这 大型 容量 的 eabs 启用 设计师 至 实施
复杂 功能 入点 一个 单独 逻辑 水平 无 这 路由 延误
关联的 与 已链接 莱斯 或 字段-可编程 闸门 阵列 (fpga)
ram 块. 用于 示例, 一个 单独 eab 可以 实施 任何 功能 与
8 输入 和 16 产出. parameterized 功能, 这样的 作为 lpm 功能,
可以 采取 优势 的 这 eab 自动.
这 acex 1k 增强型 eab 支架 双端口 ram. 这 双端口
结构 是 理想 用于 先进先出 缓冲区 与 一个 或 两个 时钟. 这 acex 1k
eab 可以 也 支持 向上 至 16-有点-宽 ram 块. 这 acex 1k eab
可以 act 入点 双端口 或 单端口 模式. 当 入点 双端口 模式,
分开 时钟 将 是 已使用 用于 eab 阅读 和 写 截面图, 允许 这
eab 至 是 书面 和 阅读 在 不同的 费率. 它 也 有 分开
同步 时钟 启用 信号 用于 这 eab 阅读 和 写 截面图,
哪个 允许 独立 控制 的 这些 截面图.
这 eab 可以 也 是 已使用 用于 双向, 双端口 记忆
应用程序 在哪里 两个 端口 阅读 或 写 同时. 至 实施
这个 类型 的 双端口 记忆, 两个 eabs 是 已使用 至 支持 两个
同时 读取 或 写入.
或者, 一个 时钟 和 时钟 启用 可以 是 已使用 至 控制 这 输入
寄存器 的 这 eab, 同时 一个 不同的 时钟 和 时钟 启用 控制 这
输出 寄存器 (请参见图 2).
: 点此下载
