8 altera 公司
acex 1k 可编程序的 逻辑 设备 家族 数据 薄板
图示 1. acex 1k 设备 块 图解
acex 1k 设备 提供 六 专心致志的 输入 那 驱动 这 flipflops’
控制 输入 和 确保 这 效率高的 分发 的 高-速, 低-
skew (较少 比 1.0 ns) 控制 信号. 这些 信号 使用 专心致志的 routing
途径 那 提供 shorter 延迟 和 更小的 skews 比 这 fasttrack
interconnect routing 结构. 四 的 这 专心致志的 输入 驱动 四
global 信号. 这些 四 global 信号 能 也 是 驱动 用 内部的
逻辑, 供应 一个 完美的 解决方案 为 一个 时钟 分隔物 或者 一个 内部
发生 异步的 clear 信号 那 clears 许多 寄存器 在 这
设备.
i/o 元素
(ioe)
逻辑 排列
块 (lab)
行
Interconnect
IOEIOE
IOEIOE
IOE
IOE
IOE
local interconnect
IOEIOE
IOEIOE
IOEIOE
IOEIOE
IOEIOE
逻辑 元素 (le)
Column
Interconnect
IOE
EAB
EAB
逻辑
排列
IOEIOE
IOEIOE IOEIOE
embedded 排列 块 (eab)
embedded 排列
IOE
IOE
逻辑 排列
IOE
IOE
: 点此下载
