MC145422
•
MC145426
MOTOROLA
10
Rx
receive 数据
voice 数据 是 clocked 在 这 udlt 从 这个 管脚 在 这
下落 edges 的 tdc/rdc 下面 这 控制 的 re1.
RE1
receive 数据 使能 1 输入
一个 rising 边缘 在 这个 管脚 将 使能 数据 在 这 rx 管脚 至
是 承载 在 这 receive 数据 寄存器 在 这 next 第八 下降-
ing edges 的 这 数据 dock, tdc/rdc. re1 和 tdc/rdc
应当 是 大概 leading–edge 排整齐.
lo1, lo2
线条 驱动器 输出
这些 输出 驱动 这 twisted 一双 线条 和 256 khz
修改 dpsk bursts 各自 框架 和 是 push–pull. 这些
管脚 是 驱动 至 v
ref
当 不 调节 这 线条.
mc145426 从动装置 udlt 管脚 描述
V
DD
积极的 供应
正常情况下 5 v.
V
SS
负的 供应
这个 管脚 是 这 大多数 负的 供应 管脚, 正常情况下 0 v.
V
ref
涉及 输出
这个 管脚 是 这 输出 的 这 内部的 涉及 供应 和
应当 是 绕过 至 v
DD
和 v
SS
用 0.1
µ
f 电容.
非 外部 直流 加载 应当 是 放置 在 这个 管脚.
LI
线条 输入
这个 输入 至 这 demodulator 电路 有 一个 内部的
100 k
Ω
电阻 系 至 这 内部的 涉及 node (v
ref
) 所以
那 一个 外部 电容 和/或者 线条 变压器 将 是
使用 至 couple 这 信号 至 这个 部分 和 非 直流 补偿.
LB
loopback 控制
当 这个 管脚 是 使保持 低 和 pd
是 高 (这 udlt 是 re-
ceiving 传送 从 这 主控), 这 udlt 将 使用
这 8 位 的 demodulated pcm 数据 在 放置 的 这 8 位 的
rx 数据 在 这 返回 burst 至 这 主控, 因此 looping 这
部分 后面的 在 它自己 为 系统 测试. si1 和 si2 运作
正常情况下 在 这个 模式. clk 将 是 使保持 低 在 loopback
运作.
VD
有效的 数据 输出
一个 高 在 这个 管脚 indicates 那 一个 有效的 线条 传递 有
被 demodulated. 一个 有效的 传递 是 决定 用
恰当的 同步 和 这 absence 的 发现 位 errors.vd
改变 状态 在 这 leading 边缘 的 te1. 如果 非传送
从 这 主控 有 被 received 在 这 last 250
µ
s
(获得 从 这 内部的 振荡器), vd 将 go 低 没有
te1 rising 自从 te1 是 不 发生 在 这 absence 的 re-
ceived 传送 从 这 主控 (看 te 管脚 descrip-
tion 为 这 一个 例外 至 这个).
si1, si2
signaling 位 输入
数据 在 这些 管脚 是 承载 在 这 rising 边缘 的 te1 为
传递 至 这 主控. 如果 非 传送 从 这
主控 是 正在 received 和 pd
是 高, 数据 在 这些 管脚
将 是 承载 在 这 部分 在 一个 内部的 信号. 因此,
数据 在 这些 管脚 应当 是 稳步的 直到 同步的
交流 和 这 主控 有 被 established, 作 在-
dicated 用 这 高 在 vd.
so1, so2
signaling 位 输出
这些 输出 是 received signaling 位 从 这 主控
udlt 和 改变 状态 在 这 rising 边缘 的 te1. 这些
输出 有 标准 b–series cmos 输出 驱动 capa-
bility.
PD
power–down 输入/输出
这个 是 一个 双向的 管脚 和 弱 输出 驱动器 此类
那 它 能 是 过载 externally. 当 使保持 低, 这 udlt
是 powered 向下 和 这 仅有的 起作用的 电路系统 是 那 这个 是
需要 为 demodulation, te1/re1/clk 一代 在之上
demodulation, 这 outputting 的 数据 received 从 这 mas-
ter, 和 updating 的 vd 状态. 当 使保持 高, 这 udlt 是
powered 向上 和 transmits 在 回馈 至 传送 从
这 主控. 如果 非 received bursts 从 这 主控 有 oc-
curred 当 powered 向上 为 250
µ
s (获得 从 这 内部的
振荡器 频率), 这 udlt 将 发生 一个 自由 运动
125
µ
s 内部的 时钟 从 这 内部的 振荡器 和 将 burst
一个 传递 至 这 主控 每 其它 内部的 125
µ
s
时钟 使用 数据 在 这 si1 和 si2 管脚 和 这 last 数据
文字 承载 在 这 receive 寄存器. 这 弱 输出 driv-
ers 将 尝试 至 强迫 pd
高 当 一个 传递 从 这
主控 是 demodulated 和 将 尝试 至 强迫 它 低 如果 250
µ
s
有 passed 没有 一个 传递 从 这 主控. 这个 al-
lows 这 从动装置 udlt 至 自 power–up 和 向下 在 要求
powered 循环 系统.
TE
声调 使能
一个 高 在 这个 管脚 发生 一个 500 hz 正方形的 波 pcm
声调 和 inserts 它 在 放置 的 这 demodulated voice pcm
文字 从 这 主控 为 outputting 至 这 tx 管脚 至 这 telset
mono–circuit. 一个 高 在 te 将 发生 te1 和 clk 从
这 内部的 振荡器 当 这 从动装置 是 不 接到 bursts
从 这 主控 所以 那 这 pcm 正方形的 波 能 是 承载
在 这 codec–filter. 这个 特性 准许 这 用户 至 提供
音频的 反馈 为 这 telset 键盘 depressions 除了
在 loopback. 在 loopback 的 这 从动装置 udlt, clk 是
defeated 所以 一个 声调 不能 是 发生 在 这个 模式.
TE1
transmit 数据 使能 1 输出
这个 是 一个 标准 b–series cmos 输出 这个 变得
高 之后 这 completion 的 demodulation 的 一个 新当选的
传递 从 这 主控. 它 仍然是 高 为 8 clk
时期 和 然后 低 直到 这 next burst 从 这 主控 是
demodulated. 当 高, 这 voice 数据 just demodulated 是
输出 在 这 第一 第八 rising edges 的 clk 在 这 tx 管脚. 这
signaling 数据 just demodulated 是 输出 在 so1 和 so2
在 te1’s rising 边缘, 作 是 vd.
: 点此下载
