rev. 0
AD1959
–5–
管脚 函数 描述
管脚 输入/输出 Mnemonic 描述
1 I CCLK 控制 时钟 输入 为 控制 数据. 控制 输入 数据 必须 是 有效的 在
这 rising 边缘 的 cclk. cclk 将 是 持续的 或者 gated.
2I
CLATCH
获得 输入 为 控制 数据.
3I
重置
重置. 这 ad1959 是 放置 在 一个 重置 模式 当 这个 管脚 是 使保持 lo.
这 串行 控制 端口寄存器 是 重置 至 它们的 default 值. 设置 hi 为
正常的 运作.
4 I LRCLK left/正确的 时钟 输入 为 输入 数据. 必须 run continuously.
5 I BCLK 位 时钟 输入 为 输入 数据. 需要 不 run continuously; 将 是 gated
或者 使用 在 一个 burst fashion.
6 I SDATA 串行 输入, msb 第一, containing 二 途径 的 16/20/24 位 的 二’s-
complement 数据 每 频道.
7 I DVDD 数字的 电源 供应 连接 至 数字的 5 v 供应.
8 I DGND 数字的 地面.
9 O SCLK0 33.8688 mhz 时钟 输出.
10 i/o MCLK 27 mhz 主控 时钟 输出/256 f
S
dac 时钟 输入.
11 O XOUT 27 mhz 结晶 振荡器 输出.
12 I XIN 27 mhz 结晶 振荡器/外部 时钟 输入.
13 O SCLK1 256/384 f
S
输出.
14 O SCLK2 512 f
S
/22.5792 mhz 输出.
15 PVDD pll 电源 供应. 连接 至 pll 5 v 供应.
16 PGND pll 地面.
17 LF0 pll0 循环 过滤.
18 LF1 pll1 循环 过滤.
19 AGND0 相似物 地面.
20 O OUTR 正确的 频道 积极的 线条 水平的 相似物 输出.
21 O FILTR 电压 涉及 过滤 电容 连接. 绕过 和 分离 这
电压 涉及 和 并行的 10
µ
f 和 0.1
µ
f 电容 至 agnd.
22 I AGND1 相似物 地面.
23 O OUTL left 频道 线条 水平的 相似物 输出.
24 AVDD 相似物 电源 供应. 连接 至 相似物 5 v 供应.
25 FILTB 过滤 电容 连接, 连接 10
µ
f 电容 至 agnd.
26 O 零 零 标记 输出. 这个 管脚 变得 hi 当 两个都 途径 有 零 信号
输入 为 更多 比 1024 l/r 时钟 循环.
27 I 沉默的 沉默的. assert hi 至 沉默的 两个都 立体的 相似物 输出. deassert lo 为
正常的 运作.
28 I CDATA 串行 控制 输入, msb 第一, containing 16 位 的 unsigned 数据
每频道.
: 点此下载
