MC145740
MOTOROLA
7
管脚 描述
TxA1
non–inverting 相似物 输出 (管脚 1)
这个 管脚 是 这 线条 驱动器 non–inverting 输出. 一个 +7 dbm
(典型值) 差别的 输出 电压 能 是 得到 用 连接-
ing 一个 1.2 k
Ω
加载 电阻 在 txa1 和 txa2. 便条 那
这 dsi 输入, 如果 使用, 必须 是 控制 为 这 输出 水平的
不 至 超过 这 在之上 信号 水平的.
TxA2
反相的 相似物 输出 (管脚 2)
这个 管脚 是 这 驱动器 反相的 输出. 谈及 至 txa1.
RxA
dtmf receive 输入 (管脚 3)
这个 管脚 是 这 dtmf 信号 输入 (agc 输入).
AGC
输出
agc 输出 (管脚 4)
这个 管脚 是 这 agc 放大器 输出. 这 信号 received
从 这 rxa 管脚 呈现 在 这个 管脚 通过 这 agc amplifi-
er 所以 那 任何 信号 接受者 能 是 连接 在 这个 管脚
至 decode 这 non–dtmf 信号. 这 agc 放大器 增益 是
软件 可编程序的 作 显示 在 表格 3.
V
ref
涉及 相似物 地面 (管脚 5)
这个 管脚 提供 这 相似物 地面 电压, v
CC
/2, 这个
是 内部 管制 从 v
CC
. 这个 管脚 应当 是
decoupled 至 地 和 0.1
µ
f 和 100
µ
f 电容.
ftlc1, ftlc2
band–pass 过滤 测试 (管脚 6, 7)
这些 管脚 是 高 阻抗 过滤 输出. 它们 将 是
使用 为 测试 这 dtmf receive 高 和 低 band–pass
过滤 特性, 和 是 保留 为 生产者’s 使用
仅有的. 在 正常的 运作, 各自 管脚 是 decoupled 至 v
ref
和
0.1
µ
f 电容.
X1
结晶 振荡器 输出 (管脚 8)
一个 3.579545 mhz
±
0.1% 结晶 振荡器 是 系 至 这个 管脚
和 这 其它 终止 连接 至 x2.
X2
结晶 振荡器 输入 (管脚 9)
一个 3.579545 mhz
±
0.1% 结晶 振荡器 是 系 至 这个 管脚
和 这 其它 终止 连接 至 x1. x2 将 是 驱动
直接地 从 一个 适合的 外部 时钟 源. 在 这个
情况, x1 应当 是 使保持 打开.
地
地面 (管脚 10, 18)
地面 管脚 是 连接 至 这 系统 地面.
V
CC
电源 供应 (管脚 11, 19)
这 数字的 供应 管脚 是 连接 至 这 积极的 电源
供应 (5 v).
DV
dtmf 数据 有效的 (管脚 12)
这个 管脚 变得 低 当 有效的 dtmf tones 是 发现.
这 守卫 时间 的 dtmf 声调 发现 (t
在
) 和 释放
(t
止
) 是 编写程序 用 二 位 的 串行 数据 (cd1, cd0) 作
显示 在 表格 2. 这个 特性 改进 这 免除 至 这
短的 噪音 和 momentary dropouts. 看 图示 2 为 这
详细地 定时 图解.
TD
声调 发现 (管脚 13)
这个 管脚 变得 低 立即 之后 有效的 dtmf tones 是
发现, regardless 的 这 守卫 时间 设置 用 二 位 的
串行 数据. 这个 管脚 也 输出 这 短的 高 脉冲波 当
这 设备 发现 这 改变 的 dtmf tones 没有 一个 silent
时期. 为 一个 详细地 描述, 看 图示 2.
r/w
读/写 数据 转变 (管脚 14)
这个 管脚 是 使用 为 controlling 这 输入/输出 方向 的
这 数据 i/o 管脚.
数据
串行 数据 输入/输出 (管脚 15)
当 这 r/w
管脚 是 在 逻辑 低, 这 数据 管脚 工作 作
这 14–bit 控制 寄存器 输入 这个 确定 这 func-
tion 模式, dtmf tones, transmit 水平的 (或者 接受者 增益
水平的), 发现 时间, 和 transmit squelch. 当 这 r/w
管脚
是 在 逻辑 高, 这 数据 管脚 工作 作 这 4–bit 状态 regis-
ter 输出 这个 提供 这 hexadecimal 代号 corre-
sponding 至 这 发现 数字.
EN
使能 输入 (管脚 16)
当 这 r/w
管脚 是 使保持 低, 高 水平的 输入 至 这个 管脚
transfers 这 14 位 的 控制 寄存器 数据 至 这 模式
控制 逻辑, 然后 这 函数 模式 是 立即
changed. 当 这个 管脚 是 在 逻辑 低, 这 控制 寄存器
和 这 模式 控制 逻辑 是 分开的. 因此, 这
14 位 的 数据 在 这 控制 寄存器 必须 不 是 changed
当 en 是 在 逻辑 高 水平的.
当 这 r/w
管脚 是 使保持 高, 这 rising 边缘 的 这 en
管脚 负载 这 dtmf 数据 从 这 dtmf 解码器 在 这
状态 寄存器, 和 shifts 输出 这 第一 位 (lsb = d0) 至 这
数据 管脚.
CLK
spi 时钟 输入 (管脚 17)
这个 管脚 是 这 spi 时钟 输入 为 这 14–bit 控制 寄存器
和 这 4–bit 状态 寄存器. 在 这 rising 边缘 的 clk, 这
14 位 的 数据 是 captured 在 这 控制 寄存器 当
r/w
是 在 逻辑 低, 和 这 4 位 的 数据 是 shifted 输出 从
这 状态 寄存器 当 r/w
是 在 逻辑 高.
DSI
驱动器 summing 输入 (管脚 20)
这个 管脚 是 这 反相的 输入 的 这 线条 驱动器. 一个 外部
信号 源 将 是 连接 至 这个 管脚 通过 一个 序列
电阻 r
DSI
, transmitting 这 信号 从 这 txa1 和
txa2. 这 差别的 增益 g
DSI
= (v
TxA1
– v
TxA2
)/v
DSI
是 决定 用 这 下列的 等式:
G
DSI
= –2 r
F
/r
DSI
, r
F
– 20 k
Ω
便条 那 这 可编程序的 transmit attenuator 做 不
影响 这个 情况.
这 dsi 管脚 应当 是 使保持 打开 当 不 在 使用.
: 点此下载
