MPC974
MOTOROLA 定时 解决方案6
驱动 传递 线条
这 mpc974 时钟 驱动器 是 设计 至 驱动 高
速 信号 在 一个 terminated 传递 线条 环境.
至 提供 这 最佳的 flexibility 至 这 用户 这 输出
驱动器 是 设计 至 展览 这 最低 阻抗
可能. 和 一个 输出 阻抗 的 大概 10
Ω
这 驱动器 能 驱动 也 并行的 或者 序列 terminated
传递 线条. 为 更多 信息 在 传递
线条 这 reader 是 涉及 至 应用 便条 an1091 在 这
定时 解决方案 brochure (br1333/d).
图示 5. 单独的 相比 双 传递 线条
7
Ω
在
MPC974
输出
缓存区
R
S
= 43
Ω
Z
O
= 50
Ω
OutA
7
Ω
在
MPC974
输出
缓存区
R
S
= 43
Ω
Z
O
= 50
Ω
OutB0
R
S
= 43
Ω
Z
O
= 50
Ω
OutB1
在 大多数 高 效能 时钟 网络 point–to–point
分发 的 信号 是 这 方法 的 选择. 在 一个
point–to–point scheme 也 序列 terminated 或者 并行的
terminated 传递 线条 能 是 使用. 这 并行的
技巧 terminates 这 信号 在 这 终止 的 这 线条 和 一个
50
Ω
阻抗 至 v
CC
/2. 这个 技巧 牵引 一个 fairly 高
水平的 的 直流 电流 和 因此 仅有的 一个 单独的 terminated 线条 能
是 驱动 用 各自 输出 的 这 mpc974 时钟 驱动器. 为 这
序列 terminated 情况 不管怎样 那里 是 非 直流 电流 绘制,
因此 这 输出 能 驱动 多样的 序列 terminated 线条.
图示 5 illustrates 一个 输出 驱动 一个 单独的 序列
terminated 线条 vs 二 序列 terminated 线条 在 并行的.
当 带去 至 它的 extreme 这 输出 的 这 mpc974 时钟
驱动器 是 effectively doubled 预定的 至 它的 能力 至 驱动
多样的 线条.
这 波形 plots 的 图示 6 显示 这 simulation
结果 的 一个 输出 驱动 一个 单独的 线条 vs 二 线条. 在 两个都
具体情况 这 驱动 能力 的 这 mpc974 输出 缓存区 是
更多 比 sufficient 至 驱动 50
Ω
传递 线条 在 这
incident 边缘. 便条 从 这 延迟 度量 在 这
simulations 一个 delta 的 仅有的 43ps exists 在 这 二
differently 承载 输出. 这个 suggests 那 这 双 线条
驱动 需要 不 是 使用 exclusively 至 维持 这 tight
output–to–output skew 的 这 mpc974. 这 输出 波形
在 图示 6 显示 一个 步伐 在 这 波形, 这个 步伐 是 造成
用 这 阻抗 mismatch seen looking 在 这 驱动器. 这
并行的 结合体 的 这 43
Ω
序列 电阻 加 这 输出
阻抗 做 不 相一致 这 并行的 结合体 的 这
线条 阻抗. 这 电压 波 launched 向下 这 二
线条 将 equal:
图示 6. 单独的 相比 双 波形
时间 (ns)
电压 (v)
3.0
2.5
2.0
1.5
1.0
0.5
0
2 4 6 8 10 12 14
OutB
t
D
= 3.9386
OutA
t
D
= 3.8956
在
vl = vs ( zo / rs + ro +zo) = 3.0 (25/53.5) = 1.40v
在 这 加载 终止 这 电压 将 翻倍, 预定的 至 这 near
统一体 reflection 系数, 至 2.8v. 它 将 然后 increment
对着 这 安静的 3.0v 在 步伐 separated 用 一个 round
trip 延迟 (在 这个 情况 4.0ns).
自从 这个 步伐 是 好 在之上 这 门槛 区域 它 将 不
导致 任何 false 时钟 triggering, 不管怎样 designers 将 是
uncomfortable 和 unwanted reflections 在 这 线条. 至
更好的 相一致 这 阻抗 当 驱动 多样的 线条 这
situation 在 图示 7 应当 是 使用. 在 这个 情况 这 序列
terminating 电阻器 是 减少 此类 那 当 这 并行的
结合体 是 增加 至 这 输出 缓存区 阻抗 这 线条
阻抗 是 perfectly matched.
额外的刺激 水平的 输出 缓存区 模型 是 有 为
engineers who want 至 simulate 它们的 明确的 interconnect
schemes. 在 增加 iv 特性 是 在 这 处理 的
正在 发生 至 支持 这 其它 板 水平的 simulators 在
一般 使用.
图示 7. 优化 双 线条 末端
7
Ω
MPC974
输出
缓存区
R
S
= 36
Ω
Z
O
= 50
Ω
R
S
= 36
Ω
Z
O
= 50
Ω
7
Ω
+ 36
Ω
k
36
Ω
= 50
Ω
k
50
Ω
25
Ω
= 25
Ω
: 点此下载
