1999 Jul 13 11
飞利浦 半导体 产品 规格
I
2
c-总线 autosync deflection 控制 为
pc monitors
TDA4856
二 不同的 模式 的 运作 能 是 选择 为 这
ew 输出 波形 通过 控制 位 fhmult:
1. 模式 1
horizontal 大小 是 控制 通过 寄存器 hsize 和
导致 一个 直流 变换 在 这 EWDRV 输出. 这 完全
波形 是 也 multiplied 内部 用 一个 信号
均衡的 至 这 线条 频率 [which 是 发现
通过 这 电流 在 href (管脚 28)]. 这个 模式 是 至 是
使用 为 驱动 ew 二极管 modulator stages 这个
需要 一个 电压 均衡的 至 这 线条 频率.
2. 模式 2
这 ew 驱动 波形 做 不 追踪 和 这 线条
频率. 这个 模式 是 至 是 使用 为 驱动 ew
modulators 这个 需要 一个 电压 独立 的 这
线条 频率.
输出 平台 为 asymmetric 纠正 波形
[ascor (管脚 20)]
这个 输出 是 设计 作 一个 电压 输出 为
superimposed 波形 的 vertical parabola 和
sawtooth. 这 振幅 和 极性 的 两个都 信号 能
是 changed 用 寄存器 hparal 和 hpinbal 通过 这
I
2
c-总线.
应用 hint
: 这 TDA4856 提供 二 possibilities 至
控制 寄存器 hpinbal 和 hparal.
1. 控制 位 ACD = 1
这 二 寄存器 now 控制 这 horizontal 阶段 用
意思 的 内部的 调制 的 这 pll2 horizontal
阶段 控制. 这 ASCOR 输出 (管脚 20) 能 是 left
unused, 但是 它 将 总是 提供 一个 输出 信号
因为 这 ASCOR 输出 平台 是 不 影响 用
这 控制 位 acd.
2. 控制 位 ACD = 0
这 内部的 调制 通过 pll2 是 disconnected.
在 顺序 至 获得 这 必需的 效应 在 这 screen,
管脚 ASCOR 必须 now 是 喂养 至 这 直流 放大器 这个
控制 这 直流 变换 的 这 horizontal deflection. 这个
选项 是 有用的 为 产品 这个 already 使用 一个
直流 变换 变压器.
如果 这 tube 做 不 需要 hpinbal 和 hparal, 然后
管脚 ascor 能 是 使用 为 其它 目的, i.e. 为 一个
简单的 动态 convergence.
动态 focus 部分 [focus (管脚 32)]
这个 部分 发生 一个 完全 驱动 信号 为 动态
focus 产品. 这 振幅 的 这 horizontal
parabola 是 内部 stabilized, 因此 它 是 独立 的
这 horizontal 频率. 这 振幅 能 是 调整
通过 寄存器 hfocus. changing horizontal 大小 将
需要 一个 纠正 的 hfocus. 至 compensate 为 这
延迟 在 外部 focus 放大器 一个 ‘pre-纠正’ 为 这
阶段 的 这 horizontal parabola 有 被 执行
(看 图.28). 这 数量 的 这个 前-纠正 能 是
调整 通过 寄存器 hfocad. 这 振幅 的 这
vertical parabola 是 独立 的 频率 和 轨道
和 所有 vertical adjustments. 这 振幅 能 是
调整 通过 寄存器 vfocus.
focus (管脚 32) 是 设计 作 一个 电压 输出 为 这
superimposed vertical 和 horizontal parabolas.
b+ 控制 函数 块
这 b+ 控制 函数 块 的 这 tda4856 组成 的
一个 运算的 跨导 放大器 (ota), 一个
电压 比较器, 一个 flip-flop 和 一个 释放 电路. 这个
配置 准许 容易 产品 为 不同的 b+
控制 concepts. 看 也 应用 便条 an96052:
“B+ 转换器 topologies 为 horizontal deflection 和
eht 和 tda4855/58”
.
G
ENERAL 描述
这 非-反相的 输入 的 这 OTA 是 连接 内部
至 一个 高 精确 涉及 电压. 这 反相的 输入 是
连接 至 BIN (管脚 5). 一个 内部的 夹紧 电路 限制
这 最大 积极的 输出 电压 的 这 ota.
这 输出 它自己 是 连接 至 bop (管脚 3) 和 至 这
反相的 输入 的 这 电压 比较器.
这 非-反相的 输入 的 这 电压 比较器 能 是
accessed 通过 bsens (管脚 4).
b+ 驱动 脉冲 是 发生 用 一个 内部的 flip-flop 和
喂养 至 bdrv (管脚 6) 通过 一个 打开-集电级 输出 平台.
这个 flip-flop 是 设置 在 这 rising 边缘 的 这 信号 在 HDRV
(管脚 8). 这 下落 边缘 的 这 输出 信号 在 BDRV 有
一个 定义 延迟 的 t
d(bdrv)
至 这 rising 边缘 的 这 HDRV
脉冲波. 当 这 电压 在 BSENS 超过 这 电压 在
bop, 这 电压 比较器 输出 resets 这 flip-flop
和, 因此, 这 打开-集电级 平台 在 bdrv 是
floating 又一次.
: 点此下载
