飞利浦 半导体 产品 规格
74ALVCH162827
20-位 缓存区/线条 驱动器, 非-反相的, 和 30
Ω
末端 电阻器 (3-状态)
2
1998 sep 29 853-2127 20100
特性
•
遵守 和 电子元件工业联合会 标准 非. 8-1a.
•
cmos 低 电源 消耗量
•
直接 接口 和 ttl 水平
•
电流 驱动
±
12 毫安 在 3.0 v
•
MULTIBYTE
TM
流动-通过 标准 管脚-输出 architecture
•
低 电感 多样的 v
CC
和 地 管脚 为 最小 噪音
和 地面 bounce
•
整体的 30
末端 电阻器
描述
这 74alvch162827 高-效能 cmos 设备 结合
低 静态的 和 动态 电源 消耗 和 高 速 和 高
输出 驱动.
这 74alvch162827 20-位 缓存区 提供 高 效能 总线
接口 buffering 为 宽 数据/地址 paths 或者 buses carrying
parity. 它们 有 与非 输出 使能 (noe
1, noe2) 为
最大 控制 flexibility.
这 74alvch162827 是 设计 和 30
Ω
序列 阻抗 在 两个都
这 拉-向上 和 拉-向下 输出 结构. 这个 设计 减少 线条
噪音 在 产品 此类 作 记忆 地址 驱动器, 时钟 驱动器
和 总线 接受者/传输者.
至 确保 这 高 阻抗 状态 在 电源 向上 或者 电源
向下, oe
应当 是 系 至 v
CC
通过 一个 pullup 电阻; 这
最小 值 的 这 电阻 是 决定 用 这
电流-sinking/电流-sourcing 能力 的 这 驱动器.
起作用的 总线-支撑 电路系统 是 提供 至 支撑 unused 或者 floating 数据
输入 在 一个 有效的 逻辑 水平的.
快 涉及 数据
地 = 0v; t
amb
= 25
°
c; t
r
= t
f
= 2.5ns
标识
参数 情况 典型 单位
t
PHL
/t
PLH
传播 延迟
nan 至 nyn
V
CC
= 2.5v, c
L
= 30pf
V
CC
= 3.3v, c
L
= 50pf
2.9
2.9
ns
C
I
输入 电容 5 pF
C
PD
电源 消耗 电容 每 获得 V
I
= 地 至 V
CC
1
输出 使能 14
pF
C
PD
电源 dissi ation ca acitance er 获得 V
I
=地至 v
CC
1
输出 无能 3
F
注释:
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
w):
P
D
= c
PD
×
V
CC
2
×
f
i
+
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz; c
L
= 输出 加载 capacity 在 pf;
f
o
= 输出 频率 在 mhz; v
CC
= 供应 电压 在 v;
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出.
订货 信息
包装 温度 范围 外部 北 america 北 america dwg 号码
56-管脚 塑料 tssop 类型 ii –40
°
c 至 +85
°
C 74ALVCH162827DGG ACH162827DGG sot364-1
管脚 描述
管脚 号码 标识 函数
55, 54, 52, 51, 49, 48, 47, 45, 44, 43,
42, 41, 40, 38, 37, 36, 34, 33, 31, 30
1a0 - 1a9
2a0 - 2a9
数据 输入
2, 3, 5, 6, 8, 9, 10, 12, 13, 14,
15, 16, 17, 19, 20, 21, 23, 24, 26, 27
1y0 - 1y9
2y0 - 2y9
数据 输出
1, 56,
28, 29
1OE1 1oe2,
2OE1, 2oe2
输出 使能 输入 (起作用的-低)
4, 11, 18, 25, 32, 39, 46, 53 地 地面 (0v)
7, 22, 35, 50 V
CC
积极的 供应 电压
: 点此下载
