飞利浦 半导体 产品 规格
SC26C562
cmos 双 普遍的 串行 communications 控制
(cduscc)
1998 sep 04
6
管脚 描述
MNEMONIC
管脚 非.
类型 名字 和 函数
MNEMONIC
插件 PLCC
类型 名字和 函数
A1–A6 4-2,
47-45
4-2,
51-49
I
地址 线条:
起作用的-高. 地址 输入 这个 具体说明 这个 的 这 内部的 寄存器
是 accessed 为 读/写 运作.
D0–D7 31-28,
21-18
33-30,
23-20
i/o
双向的 数据 总线:
起作用的-高, 3-状态. 位 0 是 这 lsb 和 位 7 是 这 msb. 所有
数据, command 和 状态 transfers 在 这 cpu 和 这 cduscc 引领 放置 在
这个 总线. 这 数据 总线 是 使能 当 csn 和 rdn, 或者 csn 和 wrrn 是 低 在
中断 acknowledge 循环 和 单独的 地址 dma acknowledge 循环.
RDN 22 24 I
读 strobe:
起作用的-低 输入. 当 起作用的 和 csn 是 也 起作用的, 导致 这 内容
的 这 addressed 寄存器 至 是 呈现 在 这 数据 总线. rdn 是 ignored 除非 csn 是
起作用的.
WRN 26 28 I
写 strobe:
起作用的-低 输入. 当 起作用的 和 csn 是 也 起作用的, 这 内容 的 这
数据 总线 是 承载 在 这 addressed 寄存器. 这 转移 occurs 在 这 rising 边缘 的
wrn. wrn 是 ignored 除非 cen 是 起作用的.
CSN 25 27 I
碎片 选择:
起作用的-低 输入. 当 起作用的, 数据 transfers 在 这 cpu 和 这
cduscc 是 使能 在 d0–d7 作 控制 用 rdn 或者 wrn 和 a1–a6 输入. 当
csn 是 高, 这 数据 线条 是 放置 在 这 3-状态 情况 (除了 在 中断
acknowledge 循环 和 单独的 地址 dma transfers).
RDYN 7 8 O
准备好:
起作用的-低, 打开 流. 使用 至 同步 数据 transfers 在 这 cpu 和
这 cduscc. 它 是 有效的 仅有的 在 读 和 写 循环 在哪里 这 cduscc 是
配置 在 ‘wait 在 rx’, ‘wait 在 tx’ 或者 ‘wait 在 tx 或者 rx’ 模式, 否则 它 是 总是
inactive. rdyn 变为 起作用的 在 这 leading 边缘 的 rdn 和 wrn 如果 这 要求
运作 不能 是 执行 (viz, 非 数据 在 rxfifo 在 这 情况 的 一个 读 或者 非 房间 在
这 txfifo 在 这 情况 的 一个 写).
IRQN 6 6 O
中断 要求:
起作用的-低, 打开-流. 这个 输出 是 asserted 在之上 occurrence 的
任何 使能 interrupting 情况. 这 cpu 能 读 这 一般 状态 寄存器 至
决定 这 interrupting 情况(s), 或者 能 respond 和 一个 中断 acknowledge 循环
至 导致 这 cduscc 至 输出 一个 中断 vector 在 这 数据 总线.
IACKN 1 1 I
中断 acknowledge:
起作用的-低. 当 iackn 是 asserted, 这 cduscc responds
用 也 forcing 这 总线 在 高-阻抗, 放置 一个 vector 号码, call 操作指南 或者
零 在 这 数据 总线. 这 vector 号码 能 是 修改 或者 unmodified 用 这 状态. 如果
非 中断 是 pending, iackn 是 ignored 和 这 数据 总线 放置 在 高-阻抗.
x1/clk 43 47 I
结晶 或者 外部 时钟:
当 使用 这 结晶 振荡器, 这 结晶 是 连接
在 管脚 x1 和 x2. 如果 一个 结晶 是 不 使用, 一个 外部 时钟 是 有提供的 在 这个 输入.
这个 时钟 是 使用 至 驱动 这 内部的 位 比率 发生器, 作 一个 optional 输入 至 这
计数器/计时器 或者 dpll, 和 至 提供 其它 必需的 clocking 信号. 当 一个 结晶 是
使用, 一个 电容 必须 是 连接 从 这个 管脚 至 地面.
X2 42 46 O
结晶 2:
连接 为 其它 一侧 的 结晶. 当 一个 结晶 是 使用, 一个 电容 必须
是 连接 从 这个 管脚 至 地面. 如果 一个 外部 时钟 是 使用 在 x1, 这个 管脚 应当 是
left floating.
RESETN 23 25 I
主控 重置:
起作用的-低. 一个 低 在 这个 管脚 resets 这 传输者 和 接受者 和
resets 这 寄存器 显示 在 表格 1 的 这 cduscc 用户’ 手册. 重置 是
异步的, i.e., 非 时钟 是 必需的.
rxda, rxdb 37, 12 40, 14 I
频道 一个 (b) 接受者 串行 数据 输入:
这 least 重大的 位 是 received 第一. 如果
外部 接受者 时钟 是 指定 为 这 频道, 这 输入 是 抽样 在 这 rising 边缘
的 这 时钟.
txda, txdb 36, 13 39, 15 O
频道 一个 (b) 传输者 串行 数据 输出:
这 least 重大的 位 是 transmitted
第一. 这个 输出 是 在 这 标记 (高) 情况 当 这 传输者 是 无能 或者 当
这 频道 是 运行 在 local loopback 模式. 如果 外部 传输者 时钟 是 指定
为 这 频道, 这 数据 是 shifted 在 这 下落 边缘 的 这 时钟.
rtxca, rtxcb 39, 10 43, 11 i/o
频道 一个 (b) 接受者/传输者 时钟:
作 一个 输入, 它 能 是 编写程序 至
供应 这 接受者, 传输者, 计数器/计时器, 或者 dpll 时钟. 作 一个 output, 它 能 供应
这 计数器/计时器 输出, 这 传输者 变换 时钟 (1x), 或者 这 接受者 抽样 时钟
(1x).
trxca, trxcb 40, 9 44, 10 i/o
频道 一个 (b) 传输者/接受者 时钟:
作 一个 输入, 它 能 供应 这 接受者,
传输者, 计数器/计时器, 或者 dpll 时钟. 作 一个 输出, 它 能 供应 这 counter/timer
输出, 这 dpll 输出, 这 传输者 变换 时钟 (1x), 这 接受者 抽样 时钟 (1x),
这 传输者 brg 时钟 (16x), 这 接受者 brg 时钟 (16x), 或者 这 内部的 系统
时钟 (x1
÷
2).
: 点此下载
