iii
dsp56321 特性
高-效能 dsp56300 核心
• 200 million 乘以-accumulates 每 第二 (mmacs) (400 mmacs 使用 这 efcop 在 过滤
产品) 和 一个 200 mhz 时钟 在 1.6 v 核心 和 3.3 V i/o
• 物体 代号 兼容 和 这 dsp56000 核心 和 高级地 并行的 操作指南 设置
• 数据 arithmetic 逻辑 单位 (数据 alu) 和 全部地 pipelined 24
×
24-位 并行的
乘法器-accumulator (mac), 56-位 并行的 barrel shifter (快 变换 和 normalization; 位 stream
一代 和 parsing), conditional alu 说明, 和 24-位 或者 16-位 arithmetic 支持 下面
软件 控制
• 程序 控制 单位 (pcu) 和 位置 独立 代号 (pic) 支持, 寻址 模式
优化 为 dsp 产品 (包含 立即的 补偿), 在-碎片 操作指南 cache 控制,
在-碎片 记忆-expandable 硬件 堆栈, nested 硬件 做 循环, 和 快 auto-return 中断
• 直接 记忆 进入 (dma) 和 六 dma 途径 支承的 内部的 和 外部 accesses;
一个-, 二-, 和 三-dimensional transfers (包含 圆形的 buffering); end-of-block-transfer
中断; 和 triggering 从 中断 线条 和 所有 peripherals
• 阶段 锁 循环 (pll) 准许 改变 的 低-电源 分隔 因素 (df) 没有 丧失 的 锁 和
输出 时钟 和 skew 除去
• 硬件 debugging 支持 包含 在-碎片 emulation (once
) 单元, joint 测试 action
组 (jtag) 测试 进入 端口 (tap)
增强 过滤 coprocessor (efcop)
• 在-碎片 24
×
24-位 过滤 和 echo-cancellation coprocessor 那 runs 在 并行的 至 这 dsp 核心
• 运作 在 这 一样 频率 作 这 核心 (向上 至 200 mhz)
• 支持 为 一个 多样性 的 过滤 模式, 一些 的 这个 是 优化 为 cellular 根基 station 产品:
— real finite impulse 回馈 (fir) 和 real taps
— complex fir 和 complex taps
— complex fir generating pure real 或者 pure imaginary 输出 alternately
— 一个 4-位 decimation 因素 在 fir 过滤, 因此 供应 一个 decimation 比率 向上 至 16
— 直接 表格 1 (dfi) 极大的 impulse 回馈 (iir) 过滤
— 直接 表格 2 (dfii) iir 过滤
— 四 范围调整 factors (1, 4, 8, 16) 为 iir 输出
— adaptive fir 过滤 和 真实 least 意思 正方形的 (lms) 系数 updates
— adaptive fir 过滤 和 delayed lms 系数 updates
在-碎片 peripherals
• 增强 dsp56000-像 8-位 并行的 host 接口 (hi08) 支持 一个 多样性 的 buses (为 example,
isa) 和 提供 glueless 连接 至 一个 号码 的 工业-标准 microcomputers,
微处理器, 和 dsps
• 二 增强 同步的 串行 接口 (essi), 各自 和 一个 接受者 和 三 传输者
(准许 六-频道 home theater)
• 串行 communications 接口 (sci) 和 波特 比率 发生器
• triple 计时器 单元
• 向上 至 34 可编程序的 一般-目的 输入/输出 (gpio) 管脚, 取决于 在 这个 peripherals 是
使能
: 点此下载
