www.fairchildsemi.com 2
74ACT323
函数的 描述
这 act323 包含 第八 边缘-triggered d-类型 flip-flops
和 这 interstage 逻辑 需要 至 执行 同步的
重置, 变换 left, 变换 正确的, 并行的 加载 和 支撑 行动.
这 类型 的 运作 是 决定 用 s
0
和 s
1
作 显示
在 这 模式 选择 表格. 所有 flip-flop 输出 是 brought
输出 通过 3-状态 缓存区 至 独立的 i/o 管脚 那 也
提供 作 数据 输入 在 这 并行的 加载 模式. q
0
和 q
7
是 也 brought 输出 在 其它 管脚 为 expansion 在 串行
shifting 的 变长 words.
一个 低 信号 在 sr
overrides 这 选择 输入 和 准许
这 flip-flops 至 是 重置 用 这 next rising 边缘 的 cp. 所有
其它 状态 改变 是 也 initiated 用 这 低-至-高
cp 转变. 输入 能 改变 当 这 时钟 是 在 也
状态 提供 仅有的 那 这 推荐 建制 和 支撑
时间, 相关的 至 这 rising 边缘 的 cp, 是 observed.
一个 高 信号 在 也 oe
1
或者 oe
2
使不能运转 这 3-状态
缓存区 和 puts 这 i/o 管脚 在 这 高 阻抗 状态.
在 这个 情况 这 变换, 加载, 支撑 和 重置 行动
能 安静的 出现. 这 3-状态 缓存区 是 也 无能 用
高 信号 在 两个都 s
0
和 s
1
在 preparation 为 一个 paral-
lel 加载 运作.
模式 选择 表格
H
=
高 电压 水平的
L
=
低 电压 水平的
X
=
不重要
=
低-至-高 时钟 转变
输入 回馈
SR
S
1
S
0
CP
LXX
同步的 重置; q
0
–Q
7
=
低
HHH
并行的 加载; i/o
n
→
Q
n
HLH
变换 正确的; ds
0
→
Q
0
, q
0
→
Q
1
, 等
hh l
变换 left; ds
7
→
Q
7
, q
7
→
Q
6
, 等
H L L X 支撑
: 点此下载
