www.fairchildsemi.com 2
74AC374
•
74ACT374
逻辑 symbols
ieee/iec
函数的 描述
这 交流/act374 组成 的 第八 边缘-triggered flip-flops
和 单独的 d-类型 输入 和 3-状态 真实 输出.
这 缓冲 时钟 和 缓冲 输出 使能 是 com-
mon 至 所有 flip-flops. 这 第八 flip-flops 将 store 这 状态
的 它们的 单独的 d 输入 那 满足 这 建制 和 支撑
时间 (所需的)东西 在 这 低-至-高 时钟 (cp) transi-
tion. 和 这 输出 使能 (oe
) 低, 这 内容 的 这
第八 flip-flops 是 有 在 这 输出. 当 这 oe
是
高, 这 输出 go 至 这 高 阻抗 状态. opera-
tion 的 这 oe
输入 做 不 影响 这 状态 的 这 flip-
flops.
真实 表格
H
=
高 电压 水平的
L
=
低 电压 水平的
X
=
不重要
Z
=
高 阻抗
=
低-至-高 转变
逻辑 图解
请 便条 那 这个 图解 是 提供 仅有的 为 这 understanding 的 逻辑 行动 和 应当 不 是 使用 至 估计 propagation 延迟.
输入 输出
D
n
CP OE O
n
H
LH
L
LL
XXH Z