psd4xx 家族
4
prog.
总线
INTRF
ADIO
端口
prog.
端口
prog.
端口
端口
C
prog.
端口
端口
D
控制
rd, wr
ad0 – ad15
pc0 – pc7
pd0 – pd7
CLKIN
CLKIN
页
reg.
ZPLD
输入
总线
GLOBAL
config.
&放大;
安全
端口
一个
电源
MANAGER
单位
VSTDBY
pa0 – pa7
prog.
端口
端口
B
pb0 – pb7
prog.
端口
端口
E
pe0 – pe7
地址/数据/控制 总线
端口 一个 macrocells
端口 b macrocells
端口 e macrocells
(便条 2)
27PT
(便条 1)
(便条 1)
80PT
11PT
CLKIN
256K –1m 位
非易失存储器
16 k 位
SRAM
i/o
解码器
非易失存储器
选择
SRAM
选择
附带的
选择
macrocell 反馈 或者 端口 输入
CSIOP
一般 pld
(gpld)
24 macrocells
decode pld
(dpld)
注释: 1. zpld 输入 总线
– a1 = 36 + 时钟 = 37 输入
– a2 = 58 + 时钟 = 59 输入
2. 端口 e macrocells 有 在 a2 版本 仅有的.
图示 1.
PSD4XX
块 图解
: 点此下载
