10
idt72v201/72v211/72v221/72v231/72v241/72v251 3.3v cmos syncfifo™
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 和 8,192 x 9
商业的 和 工业的
温度 范围
便条:
1. 仅有的 一个 的 这 二 写 使能 输入,
WEN1
或者
WEN2
, needs 至 go inactive 至 inhibit 写 至 这 先进先出.
图示 8. 全部 标记 定时
便条:
1. 当 t
SKEW1
≥
最小 规格, t
FRL
最大 = t
CLK
+ t
SKEW1
当t
SKEW1
<
最小 规格, t
FRL
最大 = 2t
CLK
+ t
SKEW1
或者 t
CLK
+ t
SKEW1
这 latency timings 应用 仅有的 在 这 empty boundary (
EF
= 低).
图示 9. empty 标记 定时
t
SKEW1
t
DS
t
SKEW1
t
ENH
t
ENH
next 数据 读数据 读
WCLK
D
0
- d
8
FF
WEN1
WEN2
(如果 适用)
RCLK
REN1
,
REN2
Q
0
- q
8
t
WFF
t
WFF
t
WFF
t
ENS
t
ENS
数据 在 输出 寄存器
OE
低
非 写
非 写
4092 drw10
t
一个
t
一个
t
ENS
t
ENS
t
ENS
(1)
t
ENS
(1)
t
ENH
t
ENH
非 写
t
一个
t
DS
t
DS
数据 写 1
t
ENS
t
ENH
t
ENH
t
ENS
t
ENH
t
ENS
t
ENH
数据 写 2
WCLK
D
0
- d
8
RCLK
EF
REN1
,
REN2
OE
Q
0
- q
8
数据 读
t
SKEW1
(1)
t
FRL
t
FFL
数据 在 输出 寄存器
(1)
t
SKEW1
低
t
ENS
WEN2
(如果 适用)
t
REF
t
REF
t
REF
WEN1
4092 drw11