2 的 21 六月 20, 2000
79RC32364™
*notice: 这 信息 在 这个 文档 是 主题 至 改变 没有 注意
设备
设备 设备
设备 ov
OvOv
在视图
erviewer视图
er视图
targeted 至 一个 多样性 的 效能-hungry, 费用-敏感的
embedded 产品, 这 rc32364 是 一个 新 低-powered, 低-费用
成员 的 这 整体的 设备 技术, 公司 (idt) riscontroller
序列 的 embedded 微处理器.
这 rc32364 brings 64-位 效能 水平 至 更小的 费用
系统. 高 效能 是 达到 通过 这 使用 的 先进的
技巧 此类 作 大 在-碎片 二-方法 设置-associative caches, 一个
streamlined 高-速 pipeline, 高-带宽, 和 设备 此类 作
early 重新开始 为 数据 cache misses. 也, 通过 idt 专卖的
增强 至 这 根基 mips architecture, 这 处理器’s perfor-
mance, 在 particular 产品, 是 更远 扩展.
这 rc32364 是 这 第一 成员 的 一个 新 处理器 家族 那 使用
idt’s 专卖的 riscore32300 cpu 核心. 这 riscore32300 核心
持续 idt’s tradition 的 高-效能 通过 高-速 pipe-
线条, 高-带宽 caches, 和 architectural extensions 那 提供
这 needs 的 明确的 markets; 还 这 rc32364 提供 这些 capabili-
ties 在 一个 低-费用, 高-速 32-位 增强 mips architecture 核心,
enabling 一个 新 水平的 的 价格 效能.
周围 这 riscore32300, 这 rc32364 integrates 一个 全部地 rc5000
兼容 记忆 管理 单位 (mmu), substantial amounts 的
效率高的 cache 记忆, 一个 增强 debug 能力, 数字的 信号
处理 (dsp) extensions, 和 一个 低-费用 系统 接口. 这
结果 设备 是 好 suited 至 这 needs 的 mid-范围 communications
设备, xdsl 设备, 和 消费者 设备.
也, 正在 upwardly 软件 兼容 和 这 rc3000 家族,
这 rc32364 将 提供 在 许多 的 这 一样 产品 作 好 作
支持 产品 那 需要 integer dsp 功能.
设备 performance
设备 performancedevice performance
设备 performance
rc32364 是 评估 在 175 dhrystone mips 在 133mhz. 这 内部的
cache 带宽 是 在 1.2 gb/秒, 和 外部 总线 带宽 的
260mb/秒. computational 效能 是 更远 增强 用 这
设备的 dsp 能力, 这个 支持 66 million 乘以-accummulate
(mac) 行动 每 第二 在 133mhz.
这 riscore32300
使用 一个 5-平台 pipeline, 类似的 至 这
riscore3000 和 这 riscore4000 处理器 families. 这 simplicity
的 这 pipeline 使能 这 处理器 至 达到 高 频率 当
降低 设备 complexity, 减少 两个都 费用 和 电源 consump-
tion. 因为 这个 pipeline 是 不 敏感的 至 这 数据 conflicts 那 慢-
向下 超级的-scalar machines, 一个 增加 益处 至 这个 pipeline approach
是 那 sustained 真实的 效能 是 更 closer 至 这 theoretical
最大 效能.
这
riscore32300 integer 执行 单位
实现 这 mips 32
isa. 这 riscore32300 因此 实现 一个 加载/store architecture 和
单独的-循环 alu 行动 (logical, 变换, 增加, subtract) 和 一个 autono-
mous 乘以/分隔 单位. 这 32-位 寄存器 resources 包含 32
一般-目的 orthogonal integer 寄存器, 这 hi/lo 结果 寄存器
为 这 integer 乘以/分隔 单位, 和 这 程序 计数器.
riscore32300 cpu 核心 特性 包含:
◆
mips iv prefetch 行动, 和 各种各样的 革新的 hint
subfields
◆
mips iv 兼容 conditional move 说明
◆
mad, mul 和 msub 说明 增加 至 这 integer 乘以
单位
◆
二 新 说明: 计数 leading ones (clo) 和 counts
leading zeros (clz)
这些 integer 单位 增强 联合的 至 制造 这 cpu 好
suited 至 产品 那 需要 高 带宽, 迅速 computation,
和/或者 dsp 能力.
这 riscore32300 寄存器 文件
有 32 一般-目的 32-位
寄存器 那 是 使用 为 scalar integer 行动 和 地址 calcu-
lation. 这 寄存器 文件 组成 的 二 读 端口 和 二 写 端口
和 是 全部地 绕过 至 降低 运作 latency 在 这 pipeline.
这 riscore32300 arithmetic 逻辑 单位
(alu) 组成 的 这
integer adder 和 逻辑 单位. 这 adder 执行 地址 calculations 在
增加 至 arithmetic 行动; 这 逻辑 单位 执行 所有 的 这 逻辑
和 变换 行动. 各自 单位 是 高级地 优化 和 能 执行 一个
运作 在 一个 单独的 pipeline 循环.
这 rc32364 使用 一个 专心致志的
integer 乘以/分隔 单位
, opti-
mized 为 高-速 乘以 和 乘以-accumulate 行动.
表格 1 lists 这 repeat 比率 (顶峰 公布 比率 的 循环 直到 这 运作
能 是 reissued), latency (号码 的 循环 直到 一个 结果 是 有),
和 号码 的 处理器 stalls (号码 的 循环 那 这 cpu 将
总是 延迟 这 pipeline) 必需的 为 这些 行动. 各自 比率 列表
是 表示 在 条款 的 pipeline clocks.
这 原来的 mips architecture 定义 那 这 结果 的 一个 乘以
或者 分隔 运作 是 放置 在 这 hi 和 lo 寄存器. 使用 这
move-从-hi (mfhi) 和 move-从-lo (mflo) instructions, 这些
值 能 然后 是 transferred 至 这 一般 目的 寄存器 文件.
作 一个 增强 至 这 原来的 mips isa, 这 rc32364 imple-
ments 一个 额外的 乘以 操作指南, mul, 这个 specifies 那
乘以 结果 绕过 这 lo 寄存器 和 是 放置 立即 在
这 primary 寄存器 文件. 用 avoiding 这 explicit mflo 操作指南,
必需的 当 使用 lo, 和 用 支承的 多样的 destination regis-
ters, 这 throughput 的 乘以-intensive 行动 是 增加.
Opcode
Operand
大小
Latency Repeat Stall
mult/u,
mad/u
msub/u
16 位 3 2 0
32 位 4 3 0
MUL 16 位 3 2 1
32 位 4 3 2
div, divu 任何 36 36 0
表格 1 riscore32300 integer 乘以/分隔 单位 运作 频率
: 点此下载
