8 的 21 六月 20, 2000
79RC32364™
*notice: 这 信息 在 这个 文档 是 主题 至 改变 没有 注意
Retry* I Retry
indicates 那 这 电流 总线 循环 必须 是 terminated. retry* 是 ignored 之后 acceptance 的 这 第一 数据 在 一个 读 cycle. dur-
ing 一个 写, retry* 是 公认的 在 所有 数据 循环.
initialization 接口
ColdReset* I ColdReset
这个 起作用的-低 信号 是 使用 为 电源-在 重置.
Reset* I 重置
这个 起作用的-低 信号 是 使用 为 两个都 电源-在 和 warm 重置.
dma 接口
BusReq* I 总线 要求
这个 起作用的-低 信号 是 一个 输入 至 这 处理器 那 是 使用 至 要求 mastership 的 这 外部 接口 总线. mastership 是
准予 符合 至 这 assertion 的 这个 输入, 带去 后面的 为基础 在 它的 negation.
BusGnt* i/o 总线 grant/modebit(5)
这个 起作用的-低 信号 是 一个 输出 从 这 处理器 和 是 使用 至 表明 那 这 cpu 有 relinquished mastership 的 这exter-
nal 接口 总线. busgnt* 变得 低 initially 为 在 least 2 clocks 至 表明 那 这 cpu 有 relinquished mastership 的 这外部
接口 总线. 之后 going 低, busgnt* returns 高, 也 当 这 cpu 制造 一个 内部的 要求 为 这 总线 或者 之后 busreq* 是
de-asserted.在 这 电源-在 重置 (cold 重置), busgnt* 是 一个 input, modebit(5).
中断 接口
NMI* I 非-maskable 中断
nmi 是 下落 边缘 敏感的 和 一个 异步的 信号.
int*(5:0) I 中断/modebit(9:6)
这些 中断 输入 是 起作用的 低 至 这 cpu. 在 电源-在, int*(3:0) serves 作 modebit(9:6).
debug emulator 接口
TCK I Testclock
一个 输入 测试 时钟, 使用 至 变换 在 或者 输出 的 这 boundary-scan 寄存器 cells. tck 是 独立 的 这 系统 和 这 processor
时钟 和 名义上的 50% 职责 循环.
tdi/dint* I tdi/dint*
在 这 rising 边缘 的 tck, 串行 输入 数据 是 shifted 在 也 这 操作指南 或者 数据 寄存器, 取决于 在 这 tap controller
状态. 在 real 模式, 这个 输入 是 使用 作 一个 中断 线条 至 停止 这 debug 单位 从 real 时间 模式 和 返回 这 debug 单位
后面的 至 run 时间 模式 (标准 jtag). 需要 一个 外部 拉-向上 在 这 板.
tdo/tpc O tdo/tpc
这 tdo 是 串行 数据 shifted 输出 从 操作指南 或者 数据 寄存器 在 这 下落 边缘 的 tck. 当 非 数据 是 shifted 输出, 这 tdo
是 触发-陈述. 在 real 时间 模式, 这个 信号 提供 一个 非-sequential 程序 计数器 在 这 处理器 时钟 或者 在 一个 division 的
处理器 时钟.
TMS I TMS
这 逻辑 信号 received 在 这 tms 输入 是 解码 用 这 tap 控制 至 控制 测试 运作. tms 是 抽样 在 这 rising
边缘 的 这 tck. 需要 一个 外部 拉-向上 在 这 板.
TRST* I TRST*
这 trst* 管脚 是 一个 起作用的-低 信号 为 异步的 重置 的 这 debug 单位, 独立 的 这 处理器 逻辑. 需要 一个
外部 拉-向下 在 这 板.
DCLK O DCLK
处理器 时钟. 在 real 时间 模式, 这个 信号 是 使用 至 俘获 地址 和 数据 从 这 tdo 信号 在 这 处理器 clock
速 或者 任何 分隔 的 这 内部的 pipeline.
管脚 类型 描述
表格 3 系统 接口 管脚 描述 (页 3 的 4)
: 点此下载
