slas293 −12月 2001
14
www.德州仪器.com
principles 的 运作
控制 通过 管脚 1 (cs, dsp 接口)
所有 设备 是 兼容 和 这个 模式 的 运作. 这 fs 信号 从 一个 dsp 是 连接 直接地 至 这
CS
输入 的这 模数转换器.一个 下落 边缘 在 这 cs输入 当 sclk 是 高 或者 低 initiates 这 循环.(为 tlc4541
在 这个 配置, 这 fs 输入 是 系 至 v
DD
.)
足够的 时间 应当 是 允许 在之前 这 next rising cs边缘
所以 那 这 转换 循环 是 不 terminated prematurely.
1
2
3
5
4
6
7
13 14 15 16
1
12
t
s
t
conv
t
(pwrdwn)
sdo 数据 是 这 结果 的 这 previous 样本
为 tlc45xx, 这 lsb 是 提交 在 这 rising sclk 16th 边缘
MSB MSB−1 MSB−2 MSB−3 MSB−4 MSB−5 MSB−6 LSB−4 LSB−3 LSB−2 LSB−1 LSB
SCLK
CS
SDO
MSB MSB−1
这 cs输入 信号 是
发生 用 这 fs 输出
从 一个 tms320 dsp
24
图示 16. dsp 循环 定时 使用 这 cs 输入 (fs = 1 为 tlc4541 仅有的)
控制 通过 管脚 1 和 管脚 7 (cs
和 fs 或者 fs 仅有的, dsp 接口)
仅有的 tlc4541 是 兼容 和 这个 模式 的 运作. 这 cs
输入 至 这 模数转换器 能 是 控制 通过 一个
一般-目的 i/o 管脚 从 这 dsp 或者 系 至 地面. 这 fs 信号 从 这 dsp 是 连接 直接地 至
这 fs 输入 的 这 模数转换器. 一个 rising fs 边缘 releases 这 msb 至 这 sdo 输出. 这 下落 边缘 在 这 fs 输入
当 sclk是 高 或者 低 initiates 这 循环. 这 cs
输入 应当 仍然是 低 为 这 全部 抽样 时间 加
4 sclk 解码 时间 之后 下落 fs (24 下落 sclk edges) 和 能 然后 是 released 在 任何 时间 在 这
remainder 的 这 转换 循环. 这 最佳的dsp 接口 是 达到 当 tying cs
至 地面 和 使用
仅有的 这 fs 输入 至 控制 这 模数转换器.
t
conv
t
(pwrdwn)
sdo 数据 是 这 结果 的 这 previous 样本
为 tlc45xx, 这 lsb 是 提交 在 这 rising sclk 16th 边缘
1
2
3
5
4
6
14 15 16
1
2
34
ÎÎ ÎÎÎ
t
s
MSB MSB−1 MSB−2 MSB−3 MSB−4 MSB−5
LSB−3
LSB−2 LSB−1 LSB MSB MSB−1 MSB−2 MSB−3
这 msb 是 提交 在 这 sdo 输出 之后
一个 rising 边缘 在 这 fs 输入.
17
24
这 设备 将 go 在 这 电源 向下 状态 之后 这 转换 是
完全. 一个 下落 cs
边缘 或者 rising fs 边缘, whichever occurs 第一,
removes 这 设备 从 电源 向下.
SCLK
CS
SDO
FS
图示 17. dsp 循环 定时 使用 fs 仅有的 (或者 使用 两个都 cs和 fs 为 这 tlc4541)
: 点此下载
