1-8
系统 总线, hdi16, 和 中断 信号
1.5 系统 总线, hdi16, 和 中断 信号
这 系统 总线, hdi16, 和 中断 信号 是 grouped 一起 因为 它们 使用 一个 一般 设置 的
信号 线条. 单独的 分派 的 一个 信号 至 一个 明确的 信号 线条 是 配置 通过 寄存器 在
这 系统 接口 单位 (siu) 和 这 host 接口 (hdi16). 表格 1-5 describes 这 信号 在 这个
组.
便条:
至 激励 从 这 host 接口, 这 hdi16 必须 是 使能 用 拉 向上 这 hpe 信号 线条
在
PORESET
. 如果 这 hpe 信号 是 牵引的 向上, 这 配置 文字 必须 然后 是 承载
从 这 host. 这 配置 文字 必须 设置 这 内部的 空间 端口 大小 位 在 这 总线
控制 寄存器 (bcr[isps]) 至 改变 这 系统 数据 总线 宽度 从 64 位 至 32 位 和
reassign 这 upper 32 位 至 它们的 hdi16 功能. 从不 设置 这 host 端口 使能 (hen) 位 在
这 host 端口 控制 寄存器 (hpcr) 至 使能 这 hdi16, 除非 这 总线 大小 是 第一 changed
从 64 位 至 32 位 用 设置 这 bcr[isps] 位. 否则, unpredictable 运作 将
出现.
虽然 那里 是 第八 中断 要求 (irq) 连接 至 这 核心 处理器, 那里 是 多样的
外部 线条 那 能 连接 至 这些 内部的 信号 线条. 之后 重置, 这 default 配置 包含
二 irq1
和 二 irq7输入 线条. 这 设计者 必须 选择 一个 线条 为 各自 必需的 中断 和
reconfigure 这 其它 外部 信号 线条 或者 线条 为 alternate 功能.
表格 1-5.
系统 总线, hdi16, 和 中断 信号
信号 数据 流动 描述
A[0–31] 输入/输出
地址 总线
当 这 msc8103 是 在 外部 主控 总线 模式, 这些 管脚 函数 作 这
地址 总线. 这 msc8103 驱动 这 地址 的 它的 内部的 总线 masters 和
responds 至 地址 发生 用 外部 总线 masters. 当 这 msc8103 是
在 内部的 主控 总线 模式, 这些 管脚 是 使用 作 地址 线条 连接 至
记忆 设备 和 是 控制 用 这 msc8103 记忆 控制.
TT[0–4] 输入/输出
总线 转移 类型
这 总线 主控 驱动 这些 管脚 在 这 地址 tenure 至 具体说明 这 类型 的
transaction.
TSIZ[0–3] 输入/输出
转移 大小
这 总线 主控 驱动 这些 管脚 和 一个 值 表明 这 号码 的 字节
transferred 在 这 电流 transaction.
TBST
输入/输出
总线 转移 burst
这 总线 主控 asserts 这个 管脚 至 表明 那 这 电流 transaction 是 一个 burst
transaction (transfers 四 四方形 words).
IRQ1
GBL
输入
输入/输出
中断 要求 1
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
Global
1
当 一个 主控 在里面 这 碎片 initiates 一个 总线 transaction, 它 驱动 这个 管脚. 当
一个 外部 主控 initiates 一个 总线 transaction, 它 应当 驱动 这个 管脚. assertion 的
这个 管脚 indicates 那 这 转移 是 global 和 它 应当 是 snooped 用 caches 在
这 系统.
: 点此下载
