163
2
●
函数的 描述 ( cmos 输出 )
ew
q
r
t
y
y
q
当 一个 电压 高等级的 比 这 释放 电压 (v
DR
) 是 应用 至 这 电压 输入 管脚 (v
在
), 这 电压 将 gradually 下降.
当 一个 电压 高等级的 比 这 发现 电压 (v
DF
) 是 应用 至 v
在
, 输出 (v
输出
) 将 是 equal 至 这 输入 在 v
在
.
便条 那 高 impedeance exists 在 v
输出
和 这 n-频道 打开 流 配置. 如果 这 管脚 是 牵引的 向上, v
输出
将 是
equal 至 这 拉 向上 电压.
w
当 v
在
falls 在下 v
DF
, v
输出
将 是 equal 至 这 地面 电压 (v
SS
) 水平的 (发现 状态).
便条 那 这个 也 应用 至 n-频道 打开 流 配置.
e
当 v
在
falls 至 一个 水平的 在下 那 的 这 最小 运行 电压 (v
最小值
) 输出 将 变为 unstable.
因为 这 输出 管脚 是 一般地 牵引的 向上 和 n-频道 打开 流 配置, 输出 将 是 equal 至 拉 向上
电压.
r
当 v
在
rises 在之上 这 v
SS
水平的 (excepting 水平 更小的 比 最小 运行 电压), v
输出
将 是 equal 至 v
SS
直到
V
在
reaches 这 v
DR
水平的.
t
虽然 v
在
将 上升 至 一个 水平的 高等级的 比 v
DR
, v
输出
维持 地面 电压 水平的 通过 这 延迟 电路.
y
下列的 瞬时 延迟 时间, v
在
将 是 输出 在 v
输出
.
便条 那 高 impedeance exists 和 这 n-频道 打开 流 配置 和 那 电压 将 是 依赖 在 拉 向上.
注释 :
1. 这 区别 在 v
DR
和 v
DF
代表 这 hysteresis 范围.
2. 传播 延迟 时间 (tdly) 代表 这 时间 它 takes 为 v
在
至 呈现 在 v
输出
once 这 said 电压 有 超过 这
V
DR
水平的.
输入 电压
(v
在
)
最小 运行 电压
(
V
最小值
)
发现 释放 电压 (v
DR
)
发现 电压
(v
DF
)
输出 电压 (v
输出
)
地面 电压 (v
SS
)
地面 电压 (v
SS
)
传播 延迟 时间 (tdly)
●
定时 chart
: 点此下载
