rev. 0.4 / 8月. 200316
hy5du56422bt-d4/d43
hy5du56822bt-d4/d43
电源-向上 sequence 和 设备 initialization
ddr sdrams 必须 是 powered 向上 和 initialized 在 一个 predefined manner. 运算的 procedures 其它 比 那些
指定 将 结果 在 未阐明的 运作. 除了 为 cke, 输入 是 不 recognized 作 有效的 直到 之后 vref 是
应用. cke 是 一个 sstl_2 输入, 但是 将 发现 一个 lvcmos 低 水平的 之后 vdd 是 应用. 维持 一个 lvcmos
低 水平的 在 cke 在 电源-向上 是 必需的 至 guarantee 那 这 dq 和 dqs 输出将 是 在 这 高-z 状态,
在哪里 它们 将 仍然是 直到 驱动 在 正常的 运作(用 一个 读 进入). 之后 所有 power 供应 和 涉及 volt-
ages 是 稳固的, 和 这 时钟 是 稳固的, 这 ddr sdram requires 一个 200us 延迟 较早的 至 应用 一个 executable com-
mand.
once 这 200us 延迟 有 被 satisfied, 一个 deselect或者 nop command 应当 是应用, 和 cke 应当 是
brought 高. 下列的 这 nop command, 一个 precharge 所有 command 应当 是 应用. next 一个 扩展
模式 寄存器 设置 command 应当 是 issued 为 这 extended 模式 寄存器, 至 使能 这 dll, 然后 一个 模式
寄存器 设置 command 应当 是 issued 为 这 模式 register, 至 重置 这 dll, 和 至 程序 这 运行
参数. afeter 这 dll 重置, dll locking 时间 应当 是 satisfied 为 读command. 之后 这 模式 寄存器 设置
command, 一个 precharge 所有 command 应当 是 应用,放置 这 设备 在 这 所有 banks 空闲 状态.
once 在 这 空闲 状态, 二 自动 refresh 循环 必须是 执行. additionally, 一个 模式 寄存器 设置 command
为 这 模式 寄存器, 和 这 重置 dll 位 低 (i.e. 至程序 运行 参数 没有 resetting 这 dll)
必须 是 执行. 下列的 这些 循环, 这 ddr sdram 是 准备好 为 正常的 运作.
1. 应用 电源 - vdd, vddq, vtt, vref 在 这 下列的 power 向上 sequencing 和 attempt 至 维持 cke 在 lvc-
mos 低 状态. (所有 这 其它输入 管脚 将 是 未阐明的.
非 电源 sequencing 是 指定 在 电源 向上或者 电源 向下 给 这 下列的 cirteria :
• vdd 和 vddq 是 驱动 从 一个 单独的 电源 转换器 输出.
• vtt 是 限制 至 1.44v (reflecting vddq(最大值)/2 + 50mv vref 变化 + 40mv vtt 变化).
• vref 轨道 vddq/2.
• 一个 最小 阻抗 的 42 ohms (22 ohm 序列 resist或者 + 22 ohm 并行的 电阻 - 5% 容忍) 限制 这
输入 电流 从 这 vtt 供应 在 任何 管脚.
如果 这 在之上 criteria 不能是 符合 用 这 系统 设计,然后 这 下列的sequencing 和 电压relationship 必须
是 adhered 至 在 电源 向上 :
2. 开始 时钟 和 维持 稳固的 时钟 为 一个 最小 的 200usec.
3. 之后 稳固的 电源 和 时钟, 应用 nop 情况 和 引领 cke 高.
4. 公布 扩展 模式 寄存器 设置 (emrs) 至 使能 dll.
5. 公布 模式 寄存器 设置 (mrs) 至 重置 dll 和 设置 device 至 空闲 状态 和 位 a8=高. (一个 额外的 200
循环(txsrd) 的 时钟 是 必需的 为 locking dll)
6. 公布 precharge commands 为 所有 banks 的 这 设备.
电压 描述 Sequencing 电压relationship 至 避免 获得-向上
VDDQ 之后 或者 和 vdd < vdd + 0.3v
VTT 之后 或者 和 vddq < vddq + 0.3v
VREF 之后 或者 和 vddq < vddq + 0.3v
: 点此下载
