lattice 半导体 ispmach 4000v/b/c/z 家族 数据 薄板
8
• 块 clk2
• 块 clk3
• pt 时钟
• pt 时钟 inverted
• shared pt 时钟
• 地面
时钟 使能 多路调制器
各自 macrocell 有 一个 4:1 时钟 使能 多路调制器. 这个 准许 这 时钟 使能 信号 至 是 选择 从 这 fol-
lowing 四 来源:
• pt initialization/ce
• pt initialization/ce inverted
• shared pt 时钟
• 逻辑 高
initialization 控制
这 ispmach 4000 家族 architecture accommodates 两个都 块-水平的 和 macrocell-水平的 设置 和 重置 能力.
那里 是 一个 块-水平的 initialization 期 那 是 distributed 至 所有 macrocell 寄存器 在 一个 glb. 在 这 macrocell
水平的, 二 产品 条款 能 是 “stolen” 从 这 cluster 有关联的 和 一个 macrocell 至 是 使用 为 设置/重置 func-
tionality. 一个 重置/preset swapping 特性 在 各自 macrocell 准许 为 重置 和 preset 至 是 exchanged, 供应
fl
exibility.
便条 那 这 重置/preset swapping 选择 特性 affects 电源-向上 重置 作 好. 所有
fl
ip-
fl
ops 电源 向上 至 一个
知道 状态 为 predictable 系统 initialization. 如果 一个 macrocell 是 con
fi
gured 至 设置 在 一个 信号 从 这 块-水平的
initialization, 然后 那 macrocell 将 是 设置 在 设备 电源-向上. 如果 一个 macrocell 是 con
fi
gured 至 重置 在 一个
信号 从 这 块-水平的 initialization 或者 是 不 con
fi
gured 为 设置/重置, 然后 那 macrocell 将 重置 在 电源-
向上. 至 保证 initialization 值, 这 v
CC
rise 必须 是 monotonic, 和 这 时钟 必须 是 inactive 直到 这 重置
延迟 时间 有 消逝.
glb 时钟 发生器
各自 ispmach 4000 设备 有 向上 至 四 时钟 管脚 那 是 也 routed 至 这 grp 至 是 使用 作 输入. 这些
管脚 驱动 一个 时钟 发生器 在 各自 glb, 作 显示 在 图示 6. 这 时钟 发生器 提供 四 时钟 信号 那
能 是 使用 anywhere 在 这 glb. 这些 四 glb 时钟 信号 能 组成 的 一个 号码 的 结合体 的 这
真实 和 complement edges 的 这 global 时钟 信号.
图示 6. glb 时钟 发生器
CLK0
CLK1
CLK2
CLK3
块 clk0
块 clk1
块 clk2
块 clk3