YSS915
6
管脚 功能
1. 时钟 信号
xi, xisel, pllc
运作 的 这个 lsi 需要 输入 的 时钟 和 频率 的 384 fs (fs : sampling 频率) 或者256 fs 至 这 xi
终端.
保持 这 xisel 终端 打开 当 使用 和 这 384 fs 时钟. (xisel 管脚 是 牵引的 向上 内部.)
拉 向下 xisel 终端 至 这 数字的 地面 通过 4.7 k ohm 电阻 当 使用 和 这 256 fs 时钟.
这 抽样 频率 能 是 选择 在 这 范围 从 32 khz 至 48 khz.
这 抽样 频率 是 指定 和 opr 寄存器 ($00). (这 抽样 频率 的 fs = 32 或者 48 khz 能 是
指定 仅有的 kp2v 扩展 模式.)
在 增加, 这 thing 那 输入 37mhz 在 xi 用 一个 最大 是 可能 在 仅有的 通过-模式.
连接 一个 电阻 和 电容 至 pllc 终端 作 显示 在下 为 调整 的 pll 在 这 lsi.
2. 最初的 clear
/ic
这个 lsi 需要 最初的 clear 在 电源 在. 这 最初的 clear 是 执行 用 inputting "l" 至 /ic 终端.
便条 ;
N
= kp2
标准 模式
E
= kp2v
扩展
模式
抽样 xi 输入频率 有 模式
频率 (fs) 384fs 256fs
(看 便条.)
32.0 khz
12.288 mhz 8.192 mhz
E
37.8 khz
14.5152 mhz 9.6768 mhz
n, e
44.1 khz
16.9344 mhz 11.2896 mhz
n, e
48.0 khz
18.432 mhz 12.288 mhz
E
/ic
2msec 最小值
PLLC
KP2V2
: 点此下载
