MC145170–1
MOTOROLA
8
管脚 描述
数字的 接口 管脚
D
在
串行 数据 输入 (管脚 5)
这位 stream begins 和 这 大多数重大的 位 (msb)
和是 shifted 在 在 这 low–to–high 转变 的 clk. 这 位
模式是 1 字节 (8 位) 长 至 进入 这 c 或者 配置
寄存器, 2 字节 (16 位) 至 进入 这 n 寄存器, 或者 3 字节
(24位) 至 进入 这 r 寄存器. additionally, 这 r 寄存器
能 是 accessed 和 一个 15–bit 转移 (看 表格 1). 一个 运算-
tional 模式这个 resets 这 设备 是 显示 在 图示 13.
这值 在 这 c, n, 和 r 寄存器 做 不 改变 在
shifting因为这 转移 的 数据 至 这 寄存器 是 con-
trolled 用 enb
.
这位 stream needs neither 地址 也不 steering 位 预定的
至这 革新的 bitgrabber 寄存器. 因此, 所有 位 在
这stream 是 有至 是 数据 为 这 三 寄存器.
随机的进入 的 任何 寄存器是 提供 (i.e., 这 寄存器
将是 accessed 在 任何 sequence). 数据 是 retained 在 这
寄存器在 一个 供应 范围 的 2.5 至 5.5 v. 这 formats 是
显示 在 计算数量 13, 14, 15, 和 16.
D
在
典型地 switches near 50%的 v
DD
至 maximize 噪音
免除.这个 输入 能 是 直接地 连接 至 cmos de-
vicesw它h outputs guaranteed to switch nearrail–to–rail.
当interfacing to nMOs or tTl devices, either 一个 level
shifter(mc74hc14a, mc14504b) 或者 pull–up 电阻 的 1 至
10 k
Ω
必须 是 使用. 参数至 考虑 当 sizing 这
电阻是 worst–case i
OL
的 这 驱动 设备, 最大
tolerable 电源 消耗量, 和 最大 数据 比率.
表格 1. 寄存器 进入
(msbs是 shifted 在 第一, c0, n0, 和 r0 是 这 lsbs)
号码
的 clocks
Accessed
寄存器
位
命名法
4 + 5
8
16
15 或者 24
其它 值
≤
32
值 > 32
(重置)
c 寄存器
n 寄存器
r 寄存器
毫无
看 计算数量
24 — 31
c7, c6, c5, . . ., c0
n15, n14, n13, . . ., n0
r14, r13, r12, . . ., r0
CLK
串行 数据 时钟 输入 (管脚 7)
Low–to–hightransitions 在 时钟 变换 位 有 在 d
在
,
当high–to–low transitions 变换位 从 d
输出
. 这 碎片’s
16–1/2–stageshift register is static, 一个llowing clock rates
向下 至 直流 在 一个 持续的 或者 intermittent 模式.
四时钟 循环 followed 用 five 时钟 循环 是 需要
至 重置 这 设备; 这个 是 optional. 第八 时钟 循环 是 re-
quiredto 一个ccess the c register. sixteen clock cycles 一个re
需要为 这 n 寄存器. 也 15 或者 24 循环 能 是 使用
至进入 这 r 寄存器 (看T能 1 和 计算数量 13, 14, 15,
和 16). 为 倾泻 设备, 看 计算数量 24 — 31.
CLKtypically switches ne一个r 50%of v
DD
一个nd h一个s 一个
Schmitt–triggered输入buffer. 慢 clk 上升 和 下降 时间
是允许. 看 这 last paragraph 的
D
在
为 更多 informa-
tion.
便条
至保证 恰当的 运作 的 这 power–on
重置(por) 电路, 这 clk 管脚 必须 是 使保持在
这潜在的 的 也 这 v
SS
或者 v
DD
管脚 在
电源向上. 那 是, 这 clk 输入 应当 不 是
floated或者 toggled 当 这 v
DD
管脚 是 ramping
从0 至 在 least 2.5 v. 如果 控制 的 这clk 管脚 是
不实际的 在电源 向上, 这 initialization se-
quence 显示 在 图示 13 必须 是 使用.
ENB
active–low 使能 输入 (管脚 6)
这个 管脚 是 使用 至 活动 这 串行 接口 至 准许 这
转移的 数据 至/从 这 设备. 当 enb
是 在 一个inac-
tive高 状态, shifting 是 inhibited, d
输出
是 强迫至 这 high–
阻抗状态, 和 这 端口 是 使保持 在 这 initialized 状态.
至 转移数据 至 这 设备, enb
(这个 必须 开始 inactive
高) 是 带去 低, 一个 串行 转移 是 制造 通过 d
在
和 clk,
和ENB是 带去 后面的高. 这 low–to–high 转变 在
ENB
transfers 数据 至 这 c, n, 或者 r 寄存器 取决于 在
这 数据 stream 长度 每 表格 1.
便条
transitions 在 enb
必须 不 是 attempted 当
CLK是 高. 这个 puts 这 设备 输出 的synchro-
nization和 这 微控制器. resynchroniza-
tion occurs 当 enb
是 高 和 clk 是 低.
这个input is 一个lso schmitt–triggered一个nd switches near
50% 的 v
DD
, 因此 降低 这 chance 的 加载 erro-
neous数据 在 这 寄存器. 看 这 last paragraph 的
D
在
为 更多 信息.
D
输出
three–state 串行 数据 输出 (管脚 8)
数据是 transferred 输出的 这 16–1/2–stage 变换 寄存器
通过 d
输出
在 这 high–to–low 转变 的 clk. 这个 输出-
放 是 一个 非 连接, 除非 使用 在 一个 的 这 manners dis-
cussed 在下.
D
输出
可以 是 喂养 后面的 至 一个 mcu/mpu 至 执行 一个wrap–
周围测试 的 串行 数据. 这个 可以是 部分 的 一个 系统
审查安排 在 电源 向上至 测试 这 integrity 的 这 sys-
tem’s 处理器, pc 板 查出, 焊盘 joints, 等
这管脚 可以 是 监控 在 一个 in–lineqa 测试 在
板 制造.
最终, d
输出
facilitates troubleshooting 一个系统 和 每-
mits cascading 设备.
涉及 管脚
OSC
在
/osc
输出
涉及 振荡器 输入/输出 (管脚 1, 2)
这些管脚 表格 一个 涉及 振荡器 当 连接 至
terminalsof 一个n external parallel–resonant crystal.Fre-
quency–setting电容的 适合的 值 作 recom-
mended用 这 结晶 供应者 是 连接从 各自 管脚
至地面 (向上 至 一个 最大 的 30 pf 各自, 包含 偏离
电容). 一个 外部 反馈 电阻 的 1 至 15 m
Ω
是
连接 直接地 横过 这管脚 至 确保 直线的 运作
的the 一个mplifier. the required connections for the compo-
nents 是 显示 在 图示 9.
: 点此下载
