产品 规格
PE3236
页 8 的 15
©2003-2005 peregrine 半导体 corp. 所有 权利 保留.
文档 非. 70-0026-03
│
ultracmos™ rfic 解决方案
主要的 计数器 chain
这 主要的 计数器 chain divides 这 rf 输入
频率, f
在
, 用 一个 integer 获得 从 这 用户
定义 值 在 这 “m” 和 “a” counters. 它 是
composed 的 这 10/11 双 modulus 预分频器,
modulus 选择 逻辑, 和 9 位 m 计数器. 设置
前_en
“low” 使能 这 10/11 预分频器. 设置
前_en
“high” 准许 f
在
至 绕过 这 预分频器
和 powers 向下 这 预分频器.
这 输出 从 这 主要的 计数器 chain, f
p
, 是
related 至 这 vco 频率, f
在
, 用 这 下列的
等式:
f
p
= f
在
/ [10 x (m + 1) + a] (1)
在哪里 一个
≤
m + 1, 1
≤
M
≤
511
当 这 循环 是 锁, f
在
是 related 至 这
涉及 频率, f
r
, 用 这 下列的 等式:
fin = [10 x (m + 1) + a] x (f
r
/ (r+1)) (2)
在哪里 一个
≤
m + 1, 1
≤
M
≤
511
一个 consequence 的 这 upper 限制 在 一个 是 那 f
在
必须 是 更好 比 或者 equal 至 90 x (f
r
/ (r+1)) 至
获得 相接的 途径. 程序编制 这 m
计数器 和 这 最小 值 的 “1” 将 结果 在
一个 最小 m 计数器 分隔 比率 的 “2”.
当 这 预分频器 是 绕过, 这 等式
变为:
F
在
= (m + 1) x (f
r
/ (r+1)) (3)
在哪里 1
≤
M
≤
511
在 直接 接口 模式, 主要的 计数器 输入 m
7
和 m
8
是 内部 强迫 低.
涉及 计数器
这 涉及 计数器 chain divides 这 涉及
频率, f
r
, 向下 至 这 阶段 探测器
comparison 频率, f
c
.
这 输出 频率 的 这 6-位 r 计数器 是
related 至 这 涉及 频率 用 这 下列的
等式:
f
c
= f
r
/ (r + 1) (4)
在哪里 0
≤
R
≤
63
便条 那 程序编制 r equal 至 “0” 将 通过 这
涉及 频率, f
r
, 直接地 至 这 阶段
探测器.
在 直接 接口 模式, r 计数器 输入 r
4
和
R
5
是 内部 强迫 低 (“0”).
寄存器 程序编制
并行的 接口 模式
并行的 接口 模式 是 选择 用 设置 这
Bmode
输入 “low” 和 这 smode 输入 “low”.
并行的 输入 数据, d[7:0], 是 latched 在 一个
并行的 fashion 在 一个 的 三, 8-位 primary
寄存器 sections 在 这 rising 边缘 的 m1_wr,
m2_wr, 或者 一个_wr 每 这 mapping 显示 在
表格 7 在 页 9. 这 内容 的 这 primary
寄存器 是 transferred 在 一个 secondary 寄存器
在 这 rising 边缘 的 hop_wr 符合 至 这
定时 图解 显示 在 图示 5. 数据 是
transferred 至 这 counters 作 显示 在 表格 7
在 页 9.
这 secondary 寄存器 acts 作 一个 缓存区 至 准许
迅速 改变 至 这 vco 频率. 这个
翻倍 buffering 为 “ping-pong” 计数器 控制
是 编写程序 通过 这 fselp 输入. 当
fselp 是 “high”, 这 primary 寄存器 内容
设置 这 计数器 输入. 当 fselp 是 “low”, 这
secondary 寄存器 内容 是 使用.
并行的 输入 数据, d[7:0], 是 latched 在 这
增强 寄存器 在 这 rising 边缘 的
e_wr 符合 至 这 定时 图解 显示 在
图示 5. 这个 数据 提供 控制 位 作
显示 在 表格 8 在 页 9 和 位 符合实际
使能 用 asserting 这
Enh
i
nput “low”.
串行 接口 模式
串行 接口 模式 是 选择 用 设置 这
Bmode
输入 “low” 和 这 smode 输入 “high”.
当 这 e_wr 输入 是 “low” 和 这 s_wr
输入 是 “low”, 串行 输入 数据 (sdata 输入), b
0
至 b
19
, 是 clocked serially 在 这 primary
寄存器 在 这 rising 边缘 的 sclk, msb (b
0
)
第一. 这 内容 从 这 primary 寄存器 是
transferred 在 这 secondary 寄存器 在 这
rising 边缘 的 也 s_wr 或者 hop_wr
符合 至 这 定时 图解 显示 在
计算数量 5-6. 数据 是 transferred 至 这 counters
作 显示 在 表格 7 在 页 9.
这 翻倍 buffering 提供 用 这 primary
和 secondary 寄存器 准许 为 “ping-pong”
计数器 控制 使用 这 fsels 输入. 当
fsels 是 “high”, 这 primary 寄存器 内容
设置 这 计数器 输入. 当 fsels 是 “low”, 这
secondary 寄存器 内容 是 使用.
当 这 e_wr 输入 是 “high” 和 这 s_wr
输入 是 “low”, 串行 输入 数据 (sdata 输入), b
0
: 点此下载
