9
ltc1421/ltc1421-2.5
APPLICATIONs iN为MATION
WUU
U
pwrgd 和 重置
这 ltc1421 使用 一个 1.232v bandgap 涉及, 内部的
resistive 分隔物 和 一个 精确 电压 比较器 至
监控 v
OUTLO
(图示 6).
这 重置 门槛 电压 为 v
OUTLO
是 决定 用
这 fb 管脚 连接 作 summarized 在 表格 1.
当 v
OUTLO
drops 在下 它的 重置 门槛, 这 com-
parator 输出 变得 高, 和 pwrgd 是 立即
牵引的 低 (时间 要点 2). 之后 一个 32
µ
s 延迟, 重置 是
牵引的 低. 这 重置 延迟 准许 这 pwrgd 信号 至
是 使用 作 一个 early 警告 那 一个 重置 是 关于 至 出现.
如果 这 pwrgd 信号 是 使用 作 一个 中断 输入 至 一个
微处理器, 一个 短的 电源-向下 routine 能 是 run
在之前 这 重置 occurs.
如果 v
OUTLO
rises 在之上 这 重置 门槛 为 较少 比
200ms, 这 pwrgd 输出 将 trip, 但是 这 重置 输出 是
不 影响 (时间 要点 3). 如果 v
OUTLO
drops 在下 这 重置
门槛 为 较少 比 32
µ
s, 这 pwrgd 输出 将 trip, 但是
又一次 这 重置 输出 将 不 是 影响 (时间 要点 5).
电压 比较器
这 uncommitted 电压 比较器 (comp2) 能 是
使用 至 监控 输出 电压 其它 比 v
OUTLO
. 图示
8a 显示 如何 这 比较器 能 是 使用 至 监控 一个
12v 供应 (v
OUTHI
), 当 这 5v 供应 (v
OUTLO
) gener-
ates 一个 重置 当 它 dips 在下 4.65v. 当 这 12v
供应 drops 在下 10.8v, compout 将 拉 低. 这 fb
管脚 是 left floating.
图示 8b 显示 如何 这 比较器 能 是 使用 至
监控 这 5v 供应 (v
OUTHI
) 当 这 3.3v 供应
(v
OUTLO
) 发生 一个 重置 当 它 dips 在下 2.9v. 当
这 5v 供应 drops 在下 4.65v, compout 将 拉 低.
这 fb 管脚 是 系 至 v
OUTLO
.
图示 6. 供应 监控 块 图解
–
+
V
CCLO
V
CCLO
V
OUTLO
FB
1421 f06
1.232v
20
µ
一个
20
µ
一个
26.7k
PWRGD
重置
COMP1
重置
定时
REF
73.5k
71.5k
V
OUTLO
PWRGD
重置
32
µ
s
V2 V2 V2 V2
V1
V1V1
12345
200ms
<200ms 200ms
1421 f07
<32
µ
s
表格 1
反馈 管脚 V
OUTLO
重置 电压
Floating 4.65v
V
OUTLO
2.90v
地 5.88v
当 这 v
OUTLO
电压 rises 在之上 它的 重置 门槛
电压, 这 比较器 输出 变得 低, 和 pwrgd 是
立即 牵引的 高 至 v
CCLO
用 一个 弱 拉-向上
电流 源 或者 外部 电阻 (图示 7, 时间 点
1 和 4). 之后 一个 200ms 延迟, 重置 是 牵引的 高. 这
弱 拉-向上 电流 源 至 v
CCLO
在 pwrgd 和
重置 有 一个 序列 二极管 所以 这 管脚 能 是 牵引的 在之上
V
CCLO
用 一个 外部 拉-向上 电阻 没有 forcing
电流 后面的 在 v
CCLO
.
图示 7. 电源 监控 波形 图示 8a. 监控 12v, 重置 5v 在 4.65v
1421 f08a
10k
5%
107k
1%
13.7k
1%
5V 12V
–
+
–
+
V
CCLO
V
CCLO
1.232v
LTC1421
20
µ
一个
20
µ
一个
8
14
13
15
11
16
20
26.7k
COMP1
COMP2
重置
定时
73.5k
107k
1%
6
7
71.5k
: 点此下载
