74LVC161284
2/11
逻辑 图解
便条 一个: 这 PMOS 晶体管 阻止 backdriving 电流 从 这 信号 管脚 至 V
cc/缆索
当 V
cc/缆索
是 打开 或者 在 地. 这
PMOS 晶体管 是 转变 止 当 这 有关联的 驱动器 是 在 这 低 状态.
便条 b: 这 PMOS 晶体管 阻止 backdriving 电流 从 这 信号 管脚 至 V
cc/缆索
当 V
cc/缆索
是 打开 或者 在 地.
管脚 描述
管脚 非 标识 名字 和 函数
1 HD 高 驱动 使能 输入
2, 3, 4, 5, 6 A9 至 A13 一侧 一个 输入
8, 9, 11, 12, 13, 14, 16, 17 A1 至 A8 一侧 一个 输入 或者 输出
19
PLI
附带的 逻辑 输入
20, 21, 22, 23 A14 至 A17 一侧 一个 输出
24
HLO
Host 逻辑 输出
25
HLI
Host 逻辑 输入
29, 28, 27, 26 C14 至 C17 一侧 缆索 输出
30
PLO
附带的 逻辑 输出
41, 40, 38, 37, 36, 35, 33, 32 B1 至 B8 一侧 缆索 输入 或者 输出
47, 46, 45, 44, 43 Y9 至 Y13 一侧 缆索 输出
48 DIR 方向 控制 输入
10, 15, 34, 39 地 地面 (0v)
7, 18
V
CC
积极的 供应 电压
31, 42
V
cc/缆索
缆索 电源 供应
: 点此下载
