DS90C383B
+3.3v 可编程序的 LVDS 传输者 24-位 Flat 嵌板
显示 (fpd) link-65 MHz
一般 描述
这 DS90C383B 传输者 converts 28 位 的 cmos/ttl
数据 在 四 LVDS (低 电压 差别的 signaling) 数据
streams. 一个 阶段-锁 transmit 时钟 是 transmitted 在
并行的 和 这 数据 streams 在 一个 fifth LVDS link. 每
循环 的 这 transmit 时钟 28 位 的 输入 数据 是 抽样
和 transmitted. 在 一个 transmit 时钟 频率 的 65 mhz, 24
位 的 RGB 数据 和 3 位 的 LCD 定时 和 控制 数据
(fpline, fpframe, drdy) 是 transmitted 在 一个 比率 的 455
Mbps 每 LVDS 数据 频道. 使用 一个 65 MHz 时钟, 这
数据 throughput 是 227 mbytes/秒. 这 DS90C383B trans-
mitter 能 是 编写程序 为 Rising 边缘 strobe 或者 下落
边缘 strobe 通过 一个 专心致志的 管脚. 一个 Rising 边缘 或者
下落 边缘 strobe 传输者 将 interoperate 和 一个 下落
边缘 strobe 接受者 (ds90cf386) 没有 任何 转变
逻辑.
这个 chipset 是 一个 完美的 意思 至 solve EMI 和 缆索 大小
问题 有关联的 和 宽, 高 速 TTL 接口.
特性
n
非 特定的 开始-向上 sequence 必需的 在
时钟/数据 和 /pd 管脚. 输入 信号 (时钟 和 数据)
能 是 应用 也 在之前 或者 之后 这 设备 是
powered.
n
支持 展开 Spectrum Clocking 向上 至 100kHz
频率 调制 &放大; deviations 的
±
2.5% 中心
展开 或者 −5% 向下 展开.
n
"输入 时钟 发现" 特性 将 拉 所有 LVDS pairs 至
逻辑 低 当 输入 时钟 是 missing 和 当 /pd 管脚
是 逻辑 高.
n
18 至 68 MHz 变换 时钟 支持
n
Best–in–Class 设置 &放大; 支撑 时间 在 TxINPUTs
n
Tx 电源 消耗量
<
130 mW (典型值)
@
65MHz
Grayscale
n
40% 较少 电源 消耗 比 BiCMOS Alternatives
n
Tx 电源-向下 模式
<
60µW (典型值)
n
支持 vga, svga, XGA 和 双 Pixel sxga.
n
Narrow 总线 减少 缆索 大小 和 费用
n
向上 至 1.8 Gbps throughput
n
向上 至 227 megabytes/秒 带宽
n
345 mV (典型值) 摆动 LVDS 设备 为 低 EMI
n
PLL 需要 非 外部 组件
n
兼容 和 tia/eia-644 LVDS 标准
n
低 profile 56-含铅的 TSSOP 包装
n
改进 替换 为:
sn75lvds83, DS90C383A
块 图解
DS90C383B
20098401
顺序 号码 DS90C383BMT
看 NS 包装 号码 MTD56
触发-状态
®
是 一个 注册 商标 的 国家的 半导体 公司.
初步的
October 2005
DS90C383B +3.3v 可编程序的 LVDS 传输者 24-位 Flat 嵌板 显示 (fpd) link-65 MHz
© 2005 国家的 半导体 公司 DS200984 www.国家的.com
: 点此下载
