整体的 硅 解决方案, 公司 — 1-800-379-4774
1
rev. 00A
08/11/05
ISSI
®
is61(64)lf12832a is64vf12832a
is61(64)lf12836a is61(64)vf12836a
is61(64)lf25618a is61(64)vf25618a
版权 © 2005 整体的 硅 解决方案, 公司 所有 权利 保留. issi reserves 这 正确的 至 制造 改变 至 这个 规格 和 它的 产品 在 任何 时间
没有 注意. issi 假设 非 责任 产生 输出 的 这 应用 或者 使用 的 任何 信息, 产品 或者 维护 描述 在此处. 客户 是 advised 至
获得 这 最新的 版本 的 这个 设备 规格 在之前 relying 在 任何 发行 信息 和 在之前 放置 顺序 为 产品.
特性
• 内部的 自-安排时间 写 循环
• 单独的 字节 写 控制 和 global 写
• 时钟 控制, 注册 地址, 数据 和
控制
• burst sequence 控制 使用 模式 输入
•
三 碎片 使能 选项 为 简单的 depth expan-
sion
和 地址 pipelining
• 一般 数据 输入 和 数据 输出
• 自动 电源-向下 在 deselect
• 单独的 循环 deselect
• snooze 模式 为 减少-电源 备用物品
• 电源 供应
lf: v
DD
3.3v+ 5%, v
DDQ
3.3v/2.5v+ 5%
vf: v
DD
2.5v -5% +10%, v
DDQ
2.5v -5% +10%
• 电子元件工业联合会 100-管脚 tqfp, 119-管脚 pbga, 和
165-管脚 pbga 包装
• automotive 温度 有
• 含铅的-自由 有
初步的 信息
8月 2005
128k x 32, 128k x 36, 256k x 18
4 mb 同步的 流动-通过
静态的 内存
描述
这
ISSI
is61(64)lf12832a, is64vf12832a,
is61(64)lf/vf12836a 和 is61(64)lf/vf25618a 是
高-速, 低-电源 同步的静态的
RAMs
设计
至 提供 burstable,
高-效能
记忆 为 commu-
nication 和 networking 产品. 这
is61(64)lf12832a 是 有组织的 作 131,072 words 用 32
位. 这 is61(64)lf/vf12836a 是 有组织的 作 131,072
words 用 36 位. 这 is61(64)lf/vf25618a 是 有组织的
作 262,144 words 用 18 位. fabricated 和
ISSI
's
先进的 cmos 技术, 这 设备 integrates 一个 2-位
burst 计数器, 高-速 sram 核心, 和 高-驱动
能力 输出 在 一个 单独的 大而单一的 电路. 所有 syn-
chronous 输入 通过 通过 寄存器 控制 用 一个
积极的-边缘-triggered 单独的 时钟 输入.
写 循环 是 内部 自-安排时间 和 是 initiated 用
这 rising 边缘 的 这 时钟 输入. 写 循环 能 是 一个
至 四 字节 宽 作 控制 用 这 写 控制 输入.
独立的 字节 使能 准许 单独的 字节 至 是 写.
字节 写 运作 是 执行 用 使用 字节 写
使能 (
BWE
) 输入 联合的 和 一个 或者 更多 单独的
字节 写 信号 (
BWx
). 在 增加, global 写 (
GW
) 是
有 为 writing 所有 字节 在 一个 时间, regardless 的 这
字节 写 控制.
bursts 能 是 initiated 和 也
ADSP
(地址 状态
处理器) 或者
ADSC
(地址 状态 cache 控制)
输入 管脚. subsequent burst 地址 能 是 发生
内部 和 控制 用 这
ADV
(burst 地址 ad-
vance) 输入 管脚.
这 模式 管脚 是 使用 至 选择 这 burst sequence 顺序,
直线的 burst 是 达到 当 这个 管脚 是 系 低.
interleave burst 是 达到 当 这个 管脚 是 系 高 或者
left floating.
快 进入 时间
标识 参数 -6.5 -7.5 单位
t
KQ
时钟 进入 时间 6.5 7.5 ns
t
KC
循环 时间 7.5 8.5 ns
频率 133 117 MHz
: 点此下载
