CY2304
文档 #: 38-07247 rev. *d 页 2 的 8
零 延迟 和 skew 控制
至 关闭 这 反馈 循环 的这 cy2304, 这 fbk 管脚 能 是
驱动 从 任何 的 这 四 available 输出 管脚. 这 输出
驱动 这 fbk 管脚 将 是 驱动 一个 总的 加载 的 7 pf 加 任何
额外的 加载 那 它 驱动. the 相关的 加载 的 这个 输出
(和 遵守 至 这 remaining 输出) 能 调整 这
输入-输出 延迟. 这个 是 显示 在 这 图表 在之上.
为 产品 需要 零 input-输出 延迟, 所有 输出
包含 这 一个 供应 反馈 应当 是 equally
承载. 如果 输入-输出延迟 adjustments 是 必需的, 使用 这
在之上 图表 至 计算 加载 differences 在 这
反馈 输出 和 remaining 输出.
为 零 输出-输出 skew, 是 确信 至 加载 输出 equally.
为 更远 信息 在 使用 cy2304, 谈及 至 这 appli-
cation 便条 “
cy2308: 零 延迟 缓存区
.”
注释:
1. 弱 拉-向下.
2. 弱 拉-向下 在 所有 输出.
管脚 描述
管脚 信号 描述
1REF
[1]
输入 涉及 频率, 5v-tolerant 输入
2 CLKA1
[2]
时钟 输出, bank 一个
3 CLKA2
[2]
时钟 输出, bank 一个
4 地 地面
5 CLKB1
[2]
时钟 输出, bank b
6 CLKB2
[2]
时钟 输出, bank b
7V
DD
3.3v 供应
8 FBK pll 反馈 输入
ref. 输入 至 clka/clkb 延迟 vs. 区别 在 加载 在 fbk 管脚 和 clka/clkb 管脚
: 点此下载
