ug2 序列
rev.l
–
27 april, 2001
3
电源 供应 和 噪音 保护
这 速 和 密度 的 这 ug2 技术 导致
大 切换 电流 尖刺 为 例子 也 当:
16 高 电流 输出 缓存区 转变 同时发生地,
或者
10% 的 这 700 000 门 是 切换 在里面 一个 window
的 1ns.
sharp edges 和 高 电流 导致 一些 parasitic
elements 在 这 包装 至 变为 重大的. 在 这个
频率 范围, 这 包装 电感 和 序列
阻抗 应当 是 带去 在 账户. 它 是 知道 那
一个 inductor slows 向下 这 设置 时间 的 这 电流
和 导致 电压 drops 在 这 电源 供应 线条.
这些 drops 能 影响 这 behaviour 的 这 电路 它自己
或者 disturb 这 外部 应用 (地面 bounce).
在 顺序 至 改进 这 噪音 免除 的 这 ug2 核心
矩阵变换, 一些 mechanisms 有 被 执行
inside 这 ug2 arrays. 二 种类 的 保护 有
被 增加: 一个 至 限制 这 i/o 缓存区 切换 噪音
和 这 其它 至 保护 这 i/o 缓存区 相反 这
切换 噪音 coming 从 这 矩阵变换.
i/o 缓存区 切换 保护
三 特性 是 执行 至 限制 这 噪音
发生 用 这 切换 电流:
这 电源 供应 的 这 输入 和 输出 缓存区
是 separated.
这 上升 和 下降 时间 的 这 输出 缓存区 能 是
控制 用 一个 内部的 调整器.
一个 设计 rule 涉及 这 号码 的 缓存区
连接 在 这 一样 电源 供应 线条 有 被
imposed.
矩阵变换 切换 电流 保护
这个 噪音 disturbance 是 造成 用 一个 大 号码 的
门 切换 同时发生地. 至 准许 这个 没有
impacting 这 符合实际 的 这 电路, 三 新
特性 有 被 增加:
解耦 电容 是 整体的 直接地 在 这
硅 至 减少 这 电源 供应 漏出.
一个 电源 供应 网络 有 被 执行 在
这 矩阵变换. 这个 解决方案 减少 这 号码 的
parasitic elements 此类 作 电感 和 阻抗
和 constitutes 一个 artificial vdd 和 地面 平面.
一个 mesh 的 这 网络 供应 大概
150 cells.
一个 低 通过 过滤 有 被 增加 在 这 矩阵变换
和 这 输入 至 这 输出 缓存区. 这个 限制 这
传递 的 这 噪音 coming 从 这 地面 或者
这 vdd 供应 的 这 矩阵变换 至 这 外部 world
通过 这 输出 缓存区.
: 点此下载
