rev. 前 | 页 4 的 64 | july 2005
adsp-bf536/bf537
初步的 技术的 数据
并行的 端口, 一个 中断 内容roller 为 有伸缩性的 管理
的 中断 从 这 在-碎片 peripherals 或者 外部 来源,
和 电源 管理 控制 功能 至 tailor 这 perfor-
mance 和 电源 特性 的这 处理器 和 系统 至
许多 应用 scenarios.
所有 的 这 peripherals, 除了为 一般-目的 i/o, 能,
twi, real-时间 时钟, 和 计时器, 是 supported 用 一个 有伸缩性的
dma 结构. 那里 是 也独立的 记忆 dma 途径
专心致志的 至 数据 transfers 是tween 这 处理器's 各种各样的
记忆 spaces, 包含 外部 sdram 和 异步的
记忆. 多样的 在-碎片 buses 运动 在 向上 至 133 MHz
提供 足够的 带宽 至 保持 这 处理器 核心 运动
along 和 activity 在 所有 的 这 在-碎片 和 外部
peripherals.
这 adsp-bf536/bf537 处理器 在cludes 一个 在-碎片 电压
调整器 在 支持 的 the adsp-bf536/bf537 处理器
动态 电源 管理 能力. 这 电压 调整器
提供 一个 范围 的 核心 电压水平 当 有提供的 从 一个 sin-
gle 2.25 v 至 3.6 v 输入. 这 voltage 调整器 能 是 绕过
在 这 用户's discretion.
blackfin 处理器 核心
作 显示 在图示 2 在 页 5, 这 blackfin 处理器 核心
包含 二 16-位 multipliers, 二 40-位 accumulators, 二
40-位 alus, 四 video alus, 一个d 一个 40-位 shifter. 这 compu-
tation 单位 处理 8-位, 16-位, 或者 32-位 数据 从 这 寄存器
文件.
这 计算 寄存器 文件 包含 第八 32-位 寄存器. 当
performing 计算 行动在 16-位 operand 数据, 这
寄存器 文件 运作 作 16 独立 16-位 寄存器. 所有
operands 为 计算 行动 来到 从 这 multiported
寄存器 文件 和 操作指南 常量 地方.
各自 mac 能 执行 一个 16-位用 16-位 乘以 在 各自
循环, accumulating 这 结果 在 这 40-位 accumulators.
signed 和 unsigned formats, rounding, 和 饱和 是
supported.
这 alus 执行 一个 传统的 设置 的 arithmetic 和 logical
行动 在 16-位 或者 32-位 数据. 在 增加, 许多 特定的
说明 是 包含 至 accelerate 各种各样的 信号 处理
tasks. 这些 包含 位 行动 此类 作 地方 extract 和 流行音乐-
ulation 计数, modulo 2
32
乘以, 分隔 primitives, 饱和
和 rounding, 和 sign/exponent 发现. 这 设置 的 video
说明 包含 字节 排成直线 和 包装 行动, 16-
位 和 8-位 adds 和 修剪, 8-位 平均 行动, 和 8-
位 减去/绝对 值/accumulate (saa) 行动. 也
提供 是 这 对比/选择和 vector 搜索 说明.
为 确实 说明, 二 16-位 alu 行动 能 是 每-
formed 同时发生地 在 寄存器pairs (一个 16-位 高 half 和
16-位 低 half 的 一个 compute 寄存器). 用 al所以 使用 这 第二
alu, 四方形 16-位 行动 是 可能.
这 40-位 shifter 能 执行 shifts 和 rotates 和 是 使用 至
支持 normalization, 地方 extract, 和 地方 deposit
说明.
这 程序 sequencer 控制 这 流动 的 操作指南 execu-
tion, 包含 操作指南 排成直线 和 解码. 为
程序 流动 控制, 这 sequencer 支持 pc 相关的 和
间接的 conditional jumps (和 静态的 branch prediction), 和
子例程 calls. 硬件 是提供 至 支持 零-在-
head looping. 这 architecture 是 全部地 interlocked, meaning 那
这 programmer 需要 不 manage这 pipeline 当 executing
说明 和 数据 dependencies.
这 地址 arithmetic 单位 提供 二 地址 为 simulta-
neous 双 fetches 从 记忆. 它 包含 一个 multiported
寄存器 文件 consisting 的 四sets 的 32-位 index, modify,
长度, 和 根基 寄存器 (为圆形的 buffering), 和 第八
额外的 32-位 pointer registers (为 c-样式 indexed 堆栈
manipulation).
blackfin processors 支持 一个 修改 harvard architecture 在
结合体 和 一个 hierarchical记忆 结构. 水平的 1 (l1)
memories 是 那些 那 典型地运作 在 这 全部 处理器
速 和 little 或者 非 latency. 在 这 l1 水平的, 这 操作指南
记忆 holds 说明 仅有的. 这 二 数据 memories 支撑
数据, 和 一个 专心致志的 scratchpad 数据 记忆 stores 堆栈 和
local 能变的 信息.
在 增加, 多样的 l1 记忆 blocks 是 提供, offering 一个
configurable 混合 的 sram 一个d cache. 这 记忆 manage-
ment 单位 (mmu) 提供 记忆 保护 为 单独的
tasks 那 将 是 operating 在 这 核心 和 能 保护 系统
寄存器 从 非计划的 进入.
这 architecture 提供 三模式 的 运作: 用户 模式,
supervisor 模式, 和 emulation 模式. 用户 模式 有
restricted 进入 至 确实 system resources, 因此 供应 一个
保护 软件 环境,当 supervisor 模式 有
unrestricted 进入 至 这系统 和 核心 resources.
这 blackfin 处理器 操作指南 设置 有 被 优化 所以
那 16-位 opcodes 代表 这 大多数 frequently 使用 instruc-
tions, 结果 在 极好的 compiled 代号 密度. complex
dsp 说明 是 encoded 在32-位 opcodes, representing
全部地 featured multifunction instructions. blackfin processors
支持 一个 限制 multi-公布 capability, 在哪里 一个 32-位 instruc-
tion 能 是 issued 在 并行的 和 二 16-位 说明,
准许 这 programmer 至 使用 毫安ny 的 这 核心 resources 在 一个
单独的 操作指南 循环.
这 blackfin 处理器组装 language 使用 一个 algebraic syn-
tax 为 使容易 的 编码 和 readability. 这 architecture 有 被
优化 为 使用 在 conjunction 和 这 c/c++ compiler,
结果 在 快 和 efficient 软件 implementations.
记忆 architecture
这 adsp-bf536/bf537 处理器 views 记忆 作 一个 单独的
unified 4g 字节 地址 空间, 使用 32-位 地址. 所有
resources, 包含 内部的 记忆, 外部 记忆, 和
i/o 控制 寄存器, occupy 独立的 sections 的 这个 一般
地址 空间. 这 记忆 portions 的 这个 地址 空间 是
arranged 在 一个 hierarchical 结构 至 提供 一个 好的 费用/每-
formance balance 的 一些 very 快, 低-latency 在-碎片
记忆 作 cache 或者 sram, 和大, 更小的-费用 和 perfor-
mance 止-碎片 记忆 系统. 看图示 3 在 页 6, 和
图示 4 在 页 6.
: 点此下载
