rev. b | 页 10 的 44 | 12月 2004
adsp-ts101s
执行 比率 是 equal 至cclk. 一个 pll 从 lclk gener-
ates cclk 这个 是 阶段-锁. 这 lclkrat 管脚
定义 这 时钟 multiplication 的 lclk 至 cclk (看
表格 4). 这 link 端口 时钟 是 发生 从 cclk 通过 一个
软件 programmable divisor. 重置
必须 是 asserted
直到 lclk 是 稳固的 和 在里面 规格 为 在 least
2 ms. 这个 应用 至 电源-向上 作 好 作 任何 动态
修改 的 lclk 之后电源-向上. 动态 modifica-
tion 将 包含 lclk going 输出 的 规格 作 长 作
重置
是 asserted.
连接 sclk 和 lclk 至这 一样 时钟 源 是 一个
必要条件 为 这 设备. 使用 一个 integer 时钟 multipli-
cation 值 提供 predictable 循环-用-循环 运作, 一个
必要条件 的 故障-tolerant 系统 和 一些 multi-
处理 系统.
noninteger 值 是 完全地函数的 和 可接受的 为
产品 那 做 不 需要 predictable 循环-用-循环
运作.
输出 管脚 驱动 力量 控制
管脚 controlimp2-0 和 ds2-0工作 一起 至 控制
这 输出 驱动 力量 的 二 groups 的 管脚, 这
地址/数据/控制 管脚 group 和 这 link 管脚 组.
controlimp2-0 independently configures 这 二 管脚
groups 至 这 最大 驱动 力量 或者 至 一个 digitally con-
trolled 驱动 力量 那 是 selectable 用 这 ds2-0 管脚 (看
表格 13 在 页 18). 如果 这 digitally 控制 驱动 力量 是
选择 为 一个 管脚 组, 这 ds2-0 管脚 决定 一个 的 第八
力量 水平 为 那 组 (看表格 14 在 页 18). 这
驱动 力量 选择 varies 这 回转 比率 的 这 驱动器. 驱动
力量 0 (ds2-0 = 000) 是 这weakest 和 slowest 回转 比率.
驱动 力量 7 (ds2-0 = 111) 是 这 strongest 和 fastest 回转
比率.
这 stronger 驱动 strengths are 有用的 为 高 频率
切换 当 这 更小的 strengths 将 准许 使用 的 一个 relaxed
设计 methodology. 这 strongest 驱动 strengths 有 一个 大
di/dt 和 因此 需要 更多 注意 至 信号 integrity issues
此类 一个 ringing, reflections 和 coupling. 也 一个 大 di/dt 能
增加 外部 供应 栏杆 非ise, 这个 impacts 电源 供应
和 电源 分发 设计.
这 驱动 strengths 为 这 emu
, cpa, 和 dpa管脚 是 不
controllable 和 是 fixed 至 这 最大 水平的.
为 驱动 力量 计算, 看输出 驱动 电流 在
页 32.
电源 供应
这 adsp-ts101s 有 独立的电源 供应 连接 为
内部的 逻辑 (v
DD
), 相似物 电路 (v
dd_一个
), 和 i/o 缓存区
(v
dd_io
) 电源 供应. 这 内部的 (v
DD
) 和 相似物 (v
dd_一个
)
供应 必须 满足 这 1.2 V必要条件. 这 i/o 缓存区
(v
dd_io
) 供应 必须 满足 这 3.3 v 必要条件.
这 相似物 供应 (v
dd_一个
) powers 这 时钟 发生器 plls. 至
生产 一个 稳固的 时钟, 系统必须 提供 一个 clean 电源 sup-
ply 至 电源 输入 v
dd_一个
. 设计 必须 支付 核心的 注意 至
bypassing 这 v
dd_一个
供应.
这 必需的 电源-在 sequence 为 这 dsp 是 至 提供 v
DD
(和 v
dd_一个
) 在之前 v
dd_io
.
过滤 涉及 电压 和 clocks
图示 6显示 一个 可能 circuit 为 过滤 v
REF
, sclk_n, 和
lclk_n. 这个 电路 提供这 涉及 电压 为 这
切换 电压, 系统 时钟, 和 local 时钟 references.
开发 tools
这 adsp-ts101s 是 supported 和 一个 完全 设置 的
CROSSCORE
®
†
软件 和 硬件开发 tools,
包含 相似物 设备emulators 和 visualdsp++
®
‡
devel-
opment 环境.这 一样 emulator硬件 那
支持 其它 tigersharc processors 也 全部地 emulates 这
adsp-ts101s.
这 visualdsp++ project 管理 环境 lets pro-
grammers 开发 和 debug 一个应用. 这个 环境
包含 一个 容易 至 使用 组装r (这个 是 为基础 在 一个 alge-
braic syntax), 一个 archiver (librarian/库 builder), 一个 linker, 一个
loader, 一个 循环-精确 instruction-水平的 simulator, 一个 c/c++
compiler, 和 一个 c/c++ run-时间 库 那 包含 dsp 和
mathematical 功能. 一个 关键 要点 为 这些 tools 是 c/c++
代号 效率. 这 compiler has 被 开发 为 效率高的
转变 的 c/c++ 代号 至dsp 组装. 这 dsp 有 archi-
tectural 特性 那 改进 这 效率 的 compiled c/c++
代号.
这 visualdsp++ debugger 有 一个 号码 的 重要的 fea-
tures. 数据 visualization 是 enhanced 用 一个 plotting 包装 那
提供 一个 重大的 水平的 的 flexibility. 这个 graphical representa-
tion 的 用户 数据 使能 这programmer 至 quickly 决定
这 效能 的 一个algorithm. 作 algorithms grow 在 com-
plexity, 这个 能力 能 有 增加 significance 在 这
设计者’s 开发 schedule, 增加 productivity. sta-
tistical profiling 使能 这 programmer 至 nonintrusively poll
这 处理器 作 它 是 运动 这 程序. 这个 特性, 唯一的
至 visualdsp++, 使能 这 所以ftware developer 至 passively
gather 重要的 代号 执行 metrics 没有 interrupting
这 real-时间 特性 的 这 程序. essentially, 这
developer 能 identify bottlenecks 在 软件 quickly 和
图示 6. V
REF
, sclk_n, 和 lclk_n 过滤
†
crosscore 是 一个 注册 商标 的 相似物 设备, 公司
‡
visualdsp++ 是 一个 注册 trademark 的 相似物设备, 公司
V
dd_io
V
SS
V
REF
sclk_n
lclk_n
R1
R2 C1 C2
r1: 2k
序列 电阻
r2: 1.67k
序列 电阻
c1: 1
F 电容 (smd)
c2: 1nF 电容 (hf smd) 放置 关闭 至 DSP’S 管脚
: 点此下载
