adsp-ts101s
rev. b | 页 5 的 44 | 12月 2004
使用 在 数字的 过滤 和 四ier transforms. 各自 ialu pro-
vides 寄存器 为 四 圆形的缓存区, 所以 产品 能 设置
向上 一个 总的 的 第八 圆形的 buffers. 这 ialus handle 地址
pointer wraparound automatically, 减少 overhead, increas-
ing 效能, 和 使简化ing implementation. 圆形的
缓存区 能 开始 和 终止 在 任何 记忆 location.
因为 这 ialu’s computationalpipeline 是 一个 循环 深的, 在
大多数 具体情况, integer 结果 是 available 在 这 next 循环. hard-
ware (寄存器 dependency 审查)导致 一个 stall 如果 一个 结果 是
无法得到 在 一个 给 循环.
程序 sequencer
这 adsp-ts101s 处理器’s 程序 sequencer 支持:
• 一个 全部地 interruptible programming 模型 和 有伸缩性的 pro-
gramming 在 组装 和 c/c++ languages; handles
硬件 中断 和 高 throughput 和 非 aborted
操作指南 循环.
• 一个 第八-循环 操作指南 pipeline—three-循环 fetch pipe
和 five-循环 执行 pipe—with computation 结果
有 二 循环 之后 operands 是 有.
• 这 供应 的 操作指南 fetch 记忆 地址; 这
sequencer’s 操作指南 排成直线 缓存区 (iab) caches 向上
至 five fetched 操作指南 线条 waiting 至 execute; 这 pro-
gram sequencer extracts 一个 在构造 线条 从 这 iab
和 distributes 它 至 这 一个ppropriate 核心 组件 为
执行.
• 这 管理 的 程序结构 和 determination
的 程序 流动 符合至 jump, call, rti, rts
说明, 循环 结构, 情况, 中断, 和
软件 exceptions.
• branch prediction和 一个 128-entry branch目标 缓存区
(btb) 至 减少 branch 延迟为 效率高的 执行 的
conditional 和 unconditional branch 说明 和
零-overhead looping; correctly predicted 分支 那
是 带去 出现 和 零-至-二 overhead 循环, 在-
coming 这 三-至-六 平台 branch penalty.
• 紧凑的 代号 没有 这 必要条件 至 排整齐 代号 在
记忆; 这 iab handles 排成直线.
中断 控制
这 dsp 支持 nested 和 非n-nested 中断. 各自
中断 类型 有 一个 寄存器 在 这 中断 vector 表格. 也,
各自 有 一个 位 在 两个都 这 interrupt 获得 寄存器 和 这 inter-
rupt 掩饰 寄存器. 所有 中断 是 fixed 作 也 水平的
敏感的 或者 边缘 敏感的, 除了 这 irq3–0
硬件 inter-
rupts, 这个 是 可编程序的.
这 dsp distinguishes 在 硬件 中断 和 软-
ware exceptions, 处理 它们 differently. 当 一个 软件
例外 occurs, 这 dsp aborts所有 其它 说明 在 这
操作指南 pipe. 当 一个 硬件 中断 occurs, 这 dsp
持续 至 execute 说明 already 在 这 操作指南 pipe.
有伸缩性的 操作指南 设置
这 128-位 操作指南 线条, 这个能 包含 向上 至 四 32-位
说明, accommodates 一个 多样性 的 并行的 行动 为
concise 程序编制. 为 example, 一个 操作指南 线条 能
直接 这 dsp 至 conditionally execute 一个 乘以, 一个 增加, 和 一个
减去 在 两个都 computation blocks 当 它 也 分支 至
另一 location 在 这 program. 一些 关键 特性 的 这
操作指南 设置 包含:
• 增强 说明 为 communications infrastructure
至 govern trellis 解码 (为 例子, viterbi 和 turbo
decoders) 和 despreading 通过 complex correlations
• algebraic 组装 language syntax
• 直接 支持 为 所有 dsp, imaging, 和 video arithmetic
类型, eliminating 硬件 模式
• branch prediction encoded 在 操作指南, 使能 零-
overhead 循环
• parallelism encoded在 操作指南 线条
• conditional 执行 optional 为 所有 说明
• 用户-定义, 可编程序的 partitioning 在 pro-
gram 和 数据 记忆
在-碎片 sram 记忆
这 adsp-ts101s 有 6m 位 的 在-碎片 sram 记忆,
分隔 在 三 blocks的 2m 位 (64k words
×
32 位). 各自
block—m0, m1, 和 m2—can store 程序, 数据, 或者 both, 所以
产品 能 配置 记忆 至 合适 明确的 needs. plac-
ing 程序 说明 和 数据 在 不同的 记忆 blocks,
不管怎样, 使能 这 dsp 至 进入 数据 当 performing 一个
操作指南 fetch.
这 dsp’s 内部的 和 外部 记忆 (图示 3) 是 有组织的
在 一个 unified 记忆 编排, 这个 定义 这 location
(地址) 的 所有 elements 在 这 系统.
这 记忆 编排 是 分隔 在 四 记忆 areas—host
空间, 外部 记忆, multiprocessor 空间, 和 内部的
memory—and 各自 记忆 空间,除了 host 记忆, 是 sub-
分隔 在 小 记忆 spaces.
各自 内部的 记忆 块 connects 至 一个 的 这 128-位 宽
内部的 buses—block m0 至 总线 md0, 块 m1 至 总线 md1,
和 块 m2 至 总线 md2—enabling 这 dsp 至 执行 三
记忆 transfers 在 这 一样循环. 这 dsp’s 内部的 总线
architecture 提供 一个 总的记忆 bandwidth 的 14.4g 字节
每 第二, enabling 这 核心 一个nd i/o 至 进入 第八 32-位 数据
words (256 位) 和 四 32-位说明 各自 循环. 这
dsp’s 有伸缩性的 记忆 结构 使能:
• dsp 核心 和 i/o 进入 的 different 记忆 blocks 在 这
一样 循环
• dsp 核心 进入 的 所有 三 记忆 blocks 在 parallel—
一个 操作指南 和二 数据 accesses
• 可编程序的 partitioning 的 程序 和 数据 记忆
• 程序 进入 的 所有 memory 作 32-, 64-, 或者 128-位
words—16-位 words 和 这 dab
• 完全 context 转变 在较少 比 20 循环 (66 ns)
: 点此下载
