rev. b | 页 12 的 48 | 8月 2005
adsp-21262
dai_p20–1 i/o/t 三-状态 和
可编程序的
拉-向上
数字的 产品 接口 管脚
. 这些 管脚 提供 这 物理的 接口 至
这 sru. 这 sru 配置 寄存器 定义 这 结合体 的 在-碎片
附带的 输入 或者 输出 连接 至 这 管脚 和 至 这 管脚’s 输出 使能.
这 配置 寄存器 的 这些 peripherals 然后 决定 这 精确的 行为
的 这 管脚. 任何 输入 或者 输出 信号 present 在 这 sru 将 是 routed 至 任何 的
这些 管脚. 这 sru 提供 这 连接 从 这 串行 端口, 输入 数据 端口,
精确 时钟 发生器, 和 计时器 至 这 dai_p20–1 管脚. 这些 管脚 有
内部的 22.5 k
Ω
拉-向上 电阻器 这个 是 使能 在 重置. 这些 拉-ups 能 是
无能 在 这 dai_管脚_pullup 寄存器.
SPICLK i/o 三-状态 和
拉-向上 使能
串行 附带的 接口 时钟 信号
. 驱动 用 这 主控, 这个 信号 控制
这 比率 在 这个 数据 是 transferred. 这 主控 能 transmit 数据 在 一个 多样性 的
baud 比率. spiclk cycles 在ce 为 各自 bit transmitted. spiclk 是 一个 gated 时钟 那
是 起作用的 在 数据 transfers, 仅有的 为 这 长度 的 这 transferred 文字. 从动装置
设备 ignore 这 串行 时钟 如果 这 从动装置 选择 输入 是 驱动 inactive (高).
spiclk 是 使用 至 变换 输出 和 变换 在 这 数据 驱动 在 这 miso 和 mosi 线条.
这 数据 是 总是 shifted 输出 在 一个 时钟 边缘 和 抽样 在 这 opposite 边缘
的 这 时钟. 时钟 极性 和 时钟 阶段 相关的 至 数据 是 可编程序的 在
这 spictl 控制 寄存器 和 定义 这 转移 format. spiclk 有 一个 22.5 k
Ω
内部的 拉-向上 电阻. 如果 spi 主控 激励模式 是 选择, mosi 和 spiclk 管脚
是 驱动 在 重置. 这些 管脚 是 不 三-陈述 在 重置 在 spi 主控
激励 模式.
SPIDS
I 输入 仅有的
串行 附带的 接口 从动装置 设备 选择
. 一个 起作用的 低 信号 使用 至 选择
这 dsp 作 一个 spi 从动装置 设备. 这个 输入 signal behaves 像 一个 碎片 选择, 和 是
提供 用 这 主控 设备 为 这 从动装置 设备. 在 multimaster 模式 这 dsp’s
SPIDS
signalc一个n 是driven用一个slavedeviceto signal至the dsP(一个sSPIm作ter)th一个t
一个 错误 有 occurred, 作 一些 其它 设备 是 也 trying 至 是 这 主控 设备.
如果 asserted 低 当 这 设备 是 在 主控 模式, 它 是 考虑 一个 multimaster
错误. 为 一个 单独的 主控, 多样的-从动装置 配置 在哪里 标记 管脚 是 使用, 这个
管脚 必须 是 系 或者 牵引的 高 至 v
DDEXT
在 这 主控 设备. 为 adsp-21262 至
adsp-21262 spi interaction, 任何 的 这 主控 adsp-21262’s 标记 管脚 能 是 使用
至 驱动 这 spids信号 在 这 adsp-21262 spi 从动装置 设备.
MOSI i/o (o/d) 三-状态 和
拉-向上 使能
spi 主控 输出 从动装置 在
. 如果 这 adsp-21262 是 配置 作 一个 主控, 这 mosi 管脚
变为 一个 数据 transmit (输出) 管脚, transmitting 输出 数据. 如果 这 adsp-21262
是 配置 作 一个 从动装置, 这 mosi 管脚 becomes 一个 数据 receive (input) 管脚, 接到
输入 数据. 在 一个 adsp-21262 spi interconnection, 这 数据 是 shifted 输出 从 这
mosi 输出 管脚 的 这 主控 和 shifted在 这 mosi 输入(s) 的 这 从动装置(s).
mosi 有 一个 22.5 k
Ω
内部的 拉-向上 电阻. 如果 spi 主控 激励 模式 是 选择,
mosi 和 spiclk 管脚 是 驱动 在 重置. 这些 管脚 是 不 三-陈述 在
重置 在 spi 主控 激励 模式.
MISO i/o (o/d) 三-状态 和
拉-向上 使能
spi 主控 在 从动装置 输出
. 如果 这 adsp-21262 是 配置 作 一个 主控, 这 miso 管脚
变为 一个 数据 receive (输入) 管脚, 接到 输入 数据. 如果 这 adsp-21262 是
配置 作 一个 从动装置, 这 miso 管脚 变为s 一个 数据 transmit (输出) 管脚, trans-
mitting 输出 数据. 在 一个 adsp-21262 spi interconnection, 这 数据 是 shifted 输出
从 这 miso 输出 管脚 的 这 从动装置 和shifted 在 这 miso 输入 管脚 的 这
主控. miso 有 一个 22.5 k
Ω
内部的 拉-向上 电阻. miso 能 是 配置 作 o/d
用 设置 这 opd 位 在 这 spictl 寄存器.
便条:
仅有的 一个 从动装置 是 允许 至 transmit 数据 在 任何 给 时间.
至 使能 broadcast
传递 至 多样的 spi slaves, 这 dsp’s miso 管脚 将 是 无能 用 设置
(=1) 位 5 (dmiso) 的 这 spictl 寄存器.
BOOTCFG1–0 I 输入 仅有的
激励 配置 选择
. 选择 这 激励 模式 为 这 dsp. 这 bootcfg 管脚
必须 是 有效的 在之前 重置 是 asserted. 看表格 4 在 页 14为 一个 描述 的
这 激励 模式.
表格 2. 管脚 描述 (持续)
管脚 类型
状态 在 和
之后 重置 函数
: 点此下载
