rev. b | 页 4 的 48 | 8月 2005
adsp-21262
一般 描述
这 adsp-21262 sharc dsp 是 一个 成员 的 这 simd
sharc 家族 的 dsps featuring 相似物 设备 超级的 har-
vard architecture. 这 adsp-21262 是 源 代号 兼容
和 这 adsp-2126x, adsp-21160, 和 adsp-21161 dsps 作
好 作 和 第一 一代adsp-2106x sharc processors 在
sisd (单独的-操作指南, 单独的-数据) 模式. 像 其它 sharc
dsps, 这 adsp-21262 是 一个 32-位/40-位 floating-要点 proces-
sor 优化 为 高 performance 信号 处理 applica-
tions 和 它的 双-ported 在-碎片 sram, 掩饰-可编程序的
只读存储器, 多样的 内部的 buses 至eliminate i/o bottlenecks, 和
一个 革新的 数字的 产品 接口.
作 显示 在 这 函数的 块 图解 在 页 1, 这
adsp-21262 使用 二 computational 单位 至 deliver 一个 five 至
ten 时间 效能 增加在 previous sharc proces-
sors 在 一个 范围 的 dsp algorithms. fabricated 在 一个 状态-的-这-
艺术, 高 速, cmos 处理, 这 adsp-21262 dsp achieves
一个 操作指南 循环 时间 的 5 ns 在 200 mhz 或者 6.6 ns 在 150
mhz. 和 它的 simd computational 硬件, 这 adsp-21262
能 执行 1200 mflops 运动 在 200 mhz 或者 900
mflops 运动 在 150 mhz.
表格 1显示 效能 benchmarks 为 这 adsp-21262.
这 adsp-21262 持续 sharc’s 工业-leading stan-
dards 的 integration 为 dsps,结合 一个 高 效能
32-位 dsp 核心 和 整体的,在-碎片 系统 特性. 这些
特性 包含 2m 位 双-ported sram 记忆, 4m 位
双-ported 只读存储器, 一个 i/o processor 那 支持 22 dma
途径, 六 串行 端口, 一个 spi, 外部 并行的 总线, 和 digi-
tal 产品 接口.
这 块 图解 的 这 adsp-21262在 页 1illustrates 这
下列的 architectural 特性:
• 二 处理 elements, 各自 containing 一个 alu, multi-
plier, shifter, 和 数据 寄存器 文件
• 数据 地址 发生器 (dag1, dag2)
• 程序 sequencer 和 操作指南 cache
• pm 和 dm buses 有能力 的 支承的 四 32-位 数据
transfers 在 memory 和 这 核心 在 每 核心 pro-
cessor 循环
• 三 可编程序的 间隔计时器 和 pwm genera-
tion, pwm 俘获/脉冲波宽度 度量, 和
外部 事件 计数器 能力
• 在-碎片 双-ported sram (2m 位)
• 在-碎片 双-ported, 掩饰-可编程序的 只读存储器
(4m 位)
• jtag 测试 进入 端口
• 8- 或者 16-位 并行的 端口 那 支持 接口 至 止-碎片
记忆 peripherals
• dma 控制
• 六 全部-duplex 串行 端口
• spi-兼容 接口
• 数字的 产品 接口 那 包含 二 精确
时钟 发生器 (pcg), 一个 输入 数据 端口 (idp), 六 串行
端口, 第八 串行 接口, 一个 20-位 同步的 并行的
输入 端口, 10 中断, 六 标记 输出, 六 标记 输入,
三 可编程序的 计时器, 和 一个 有伸缩性的 信号 routing
单位 (sru)
图示 2显示 一个 样本 configuration 的 一个 sport 使用 这
精确 时钟 发生器至 接口 和 一个 i
2
s 模数转换器 和 一个
I
2
s dac 和 一个 更 更小的 jitter 时钟 比 这 串行 端口
将 发生 它自己. 许多 其它 sru 配置 是
可能.
adsp-21262 家族 核心 architecture
这 adsp-21262 是 代号 兼容在 这 组装 水平的 和
这 adsp-21266, adsp-2136x, adsp-2116x, 和 这 第一 gen-
限定 adsp-2106x sharc dsps. 这 adsp-21262 shares
architectural 特性 和这 adsp-2126x, adsp-2136x, 和
adsp-2116x simd sharc 家族 的dsps, 作 详细地 在 这
下列的 sections.
simd computational engine
这 adsp-21262 包含 二 computational 处理 ele-
ments 那 运作 作 一个 单独的-操作指南 多样的-数据 (simd)
engine. 这 处理 elements是 涉及 至 作 pex 和 pey
和 各自 包含 一个 alu, 乘法器, shifter, 和 寄存器 文件.
pex 是 总是 起作用的, 和 pey 将 是 使能 用 设置 这
peyen 模式 位 在 这 mode1 寄存器. 当 这个 模式 是
使能, 这 一样 操作指南 是executed 在 两个都 处理 ele-
ments, 但是 各自 处理 element 运作 在 不同的 数据.
这个 architecture 是 效率高的 在 executing math intensive dsp
algorithms.
进去 simd 模式 也 有 一个 效应 在 这 方法 数据 是 trans-
ferred 在 记忆 和 这处理 elements. 当 在
simd 模式, 两次 这 数据 带宽 是 必需的 至 支持
computational 运作 在 这 processing elements. 因为 的
这个 必要条件, 进去 simd模式 也 doubles 这 带宽-
宽度 在 记忆 和 这 处理 elements. 当
使用 这 dags 至 转移 数据 在 simd 模式, 二 数据 值
是 transferred 和 各自 进入 的记忆 或者 这 寄存器 文件.
表格 1. adsp-21262 benchmarks (在 200 mhz)
benchmark algorithm
速
(在 200 mhz)
1024 要点 complex fft (radix 4, 和 倒置) 61.3
µ
s
fir 过滤 (每 tap)
1
1
假设 二 files 在 multichannel simd 模式.
3.3 ns
iir 过滤 (每 biquad)
1
13.3 ns
矩阵变换 乘以 (pipelined)
[3×3] × [3×1]
[4×4] × [4×1]
30 ns
53.3 ns
分隔 (y/×) 20 ns
inverse 正方形的 root 30 ns
: 点此下载
