AD9707 初步的 技术的 数据
rev. prb | 页 16 的 27
函数的 描述
图示 21 显示 一个 simplified 块 图解 的 这 ad9707. 这
ad9707 组成 的 一个 dac, 数字的 控制 逻辑, 和 全部-规模
输出 电流 控制. 这 dac 包含 一个 pmos 电流
源 排列 有能力 的 供应 一个 名义上的 全部-规模 电流
(i
OUTFS
) 的 2 毫安 和 一个 最大 的 5 毫安. 这 排列 是 分隔
在 31 equal 电流 那 制造 向上 这 five 大多数 重大的
位 (msbs). 这 next 四 位, 或者 middle 位, 组成 的 15
equal 电流 来源 谁的 值 是 1/16th 的 一个 msb 电流
源. 这 remaining lsbs 是 二进制的 weighted fractions 的 这
middle 位 电流 来源. implementing 这 middle 和
更小的 位 和 电流 来源, instead 的 一个 r-2r ladder,
enhances 它的 动态 效能 为 multitone 或者 低
振幅 信号 和 helps 维持 这 dac’s 高 输出
阻抗 (i.e., >200m
Ω
).
所有 的这些 电流 来源 是 切换 至 一个 或者 这 其它 的
这 二 输出 nodes (i.e., iouta 或者 ioutb) 通过 pmos
差别的 电流 switches. 这 switches 是 为基础 在 这
architecture 那 是 pioneered 在 这 ad9764 家族, 和
更远 refinements 至 减少 扭曲量 contributed 用 这
切换 瞬时. 这个 转变 architecture 也 减少
各种各样的 定时 errors 和 提供 相一致 complementary
驱动 信号 至 这 输入 的 这 差别的 电流 switches.
这 相似物 和 数字的 sections 的 这 ad9707 有 独立的
电源 供应 输入 (i.e., avdd 和 dvdd) 那 能 运作
independently 在 一个 1.7 v 至 3.6 v 范围. 这 数字的 部分,
这个 是 有能力 的 运行 在 一个 比率 的 向上 至 175 msps,
组成 的 边缘-triggered latches 和 段 解码 逻辑
电路系统. 这 相似物 部分 包含 这 pmos 电流
来源, 这 有关联的 差别的 switches, 一个 1.0 v 带宽 间隙
电压 涉及, 和 一个 涉及 控制 放大器.
这 dac 全部-规模 输出 电流 是 管制 用 这 涉及
控制 放大器 和 能 是 设置 从 1 毫安 至 5 毫安 通过 一个
外部 电阻, r
设置
, 连接 至 这 全部-规模 调整 (fs
adj) 管脚. 这 外部 电阻, 在 结合体 和 两个都 这
涉及 控制 放大器 和 电压 涉及 v
REFIO
, sets这
涉及 电流 i
REF
, 这个 是 replicated 至 这 segmented
电流 来源 和 这 恰当的 范围调整 因素. 这 全部-规模
电流, i
OUTFS
, 是 32 时间 i
REF
.
这 ad9707-lfcsp 提供 这 选项 的 设置 这 输出
一般 模式 至 一个 值 其它 比 acom 通过 这 输出
一般 模式 (otcm) 管脚. 这个 选项 准许 这 用户 至
直接地 接口 这 输出 的 这 ad9707 至 组件 那
需要 一般 模式 水平 更好 比 0 v.
串行 附带的 接口 (lfcsp 仅有的)
这 ad9707 串行 端口 是 一个 有伸缩性的, 同步的 串行
communications 端口 准许 容易 接口 至 许多 工业
标准 微控制器 和 微处理器. 这 串行 i/o
是 兼容 和 大多数 同步的 转移 formats,
包含 两个都 这 motorola spi® 和 intel® ssr protocols. 这
接口 准许 读/写 进入 至 所有 寄存器 那 配置
这 ad9707. 单独的 或者 多样的 字节 transfers 是 supported, 作
好 作 msb 第一 或者 lsb 第一 转移 formats. 这 ad9707’s
串行 接口 端口 是 配置 作 一个 单独的 管脚 i/o.
一般 运作 的 这 串行 接口
那里 是 二 阶段 至 一个 交流 循环 和 这
ad9707. 阶段 1 是 这 操作指南 循环, 这个 是 这 writing 的
一个 操作指南 字节 在 这 ad9707, coincident 和 这 第一
第八 sclk rising edges. 这 操作指南 字节 提供 这
ad9707 串行 端口 控制 和 信息 关于 这
数据 转移 循环, 这个 是 阶段 2 的 这 交流
循环. 这 阶段 1 操作指南 字节 定义 whether 这
upcoming 数据 转移 是 读 或者 写, 这 号码 的 字节 在
这 数据 转移, 和 这 开始 寄存器 地址 为 这 第一
字节 的 这 数据 转移. 这 第一 第八 sclk rising edges 的
各自 交流 循环 是 使用 至 写 这 操作指南 字节
在 这 ad9707.
一个 逻辑 高 在 管脚 17 (spi res/管脚), followed 用 一个 逻辑 低,
将 重置 这 spi 端口 定时 至 这 最初的 状态 的 这
操作指南 循环. 这个 是 真实 regardless 的 这 呈现 状态 的
这 内部的 寄存器 或者 这 其它 信号 水平 呈现 在 这
输入 至 这 spi 端口. 如果 这 spi 端口 是 在 这 midst 的 一个
操作指南 循环 或者 一个 数据 转移 循环, 毫无 的 这 呈现
数据 将 是 写.
这 remaining sclk edges 是 为 阶段 2 的 这
交流 循环. 阶段 2 是 这 真实的 数据 转移
在 这 ad9707 和 这 系统 控制. 阶段 2 的 这
交流 循环 是 一个 转移 的 1, 2, 3, 或者 4 数据 字节 作
决定 用 这 操作指南 字节. 使用 一个 multibyte
转移 是 这 preferred 方法. 单独的 字节 数据 transfers 是
有用的 至 减少 cpu overhead 当 寄存器 进入 需要
一个 字节 仅有的. 寄存器 改变 立即 在之上 writing 至 这
last 位 的 各自 转移 字节.
操作指南 字节
这 操作指南 字节 包含 这 信息 显示 在 表格 9.
MSB
LSB
i7 i6 i5 i4 i3 i2 i1 i0
r/w n1 n0 a4 a3 a2 a1 a0
表格 9. spi 操作指南 字节
r/w
, 位 7 的 这 操作指南 字节, 确定 whether 一个 读 或者
一个 写 数据 转移 将 出现 之后 这 操作指南 字节 写.
逻辑 高 indicates 读 运作. 逻辑 0 indicates 一个 写
运作. n1, n0, 位 6 和 5 的 这 操作指南 字节,
决定 这 号码 的 字节 至 是 transferred 在 这 数据
转移 循环. 这 位 decodes 是 显示 在 表格 10.
: 点此下载
