AD9411
rev. 一个 | 页 9 的 28
表格 6. 管脚 函数 描述
管脚 非. Mnemonic 函数
1 S5 全部-规模 调整 管脚. avdd sets fs = 0.768 v p-p differential;
地 sets fs = 1.536 v p-p 差别的.
2, 42–46,49–52 DNC 做 不 连接.
3, 4, 9, 12, 13, 16, 17, 20, 23, 25, 26, 30, 31,
32, 35, 38, 41, 86, 87, 91, 92, 93, 96, 97, 100
AGND
相似物 地面. agnd 和 drgnd should 是 系 一起 至 一个 一般
地面 平面.
5, 8, 14, 15, 18, 19, 24, 27, 28, 29, 33, 34,
39, 40, 88, 89, 90, 94, 95, 98, 99
AVDD 3.3 v 相似物 供应.
6 S1 数据 format 选择. 地 = 二进制的; avdd = twos complement.
7 LVDSBIAS
设置 管脚 为 lvds 输出 电流. 放置一个 3.74 kΩ 电阻 terminated 至
地面.
10 SENSE 涉及 模式 选择 管脚.float 为 内部的 涉及 运作.
11 VREF 1.235 v 涉及 输入/output. 函数 取决于 在 sense.
21 VIN+ 相似物 输入. 真实.
22 VIN– 相似物 输入. complement.
36 CLK+ 时钟 输入. 真实 (lvpecl 水平).
37 CLK– 时钟 输入. complement (lvpecl 水平).
47, 54, 62, 75, 83 DRVDD 3.3 v 数字的 输出 供应 (3.0 v 至 3.6 v).
48, 53, 61, 67, 74, 82 DRGND
数字的 输出 地面. agnd 和 drgnd 应当 是 系 一起 至 一个
一般 地面 平面.
56 D0+ d0 真实 输出 位.
57 D1– d1 complement 输出 位.
58 D1+ d1 真实 输出 位.
59 D2– d2 complement 输出 位.
60 D2+ d2 真实 输出 位.
63 DCO– 数据 时钟 输出. complement.
64 DCO+ 数据 时钟 输出. 真实.
65 D3– d3 complement 输出 位.
66 D3+ d3 真实 输出 位.
68 D4– d4 complement 输出 位.
69 D4+ d4 真实 输出 位.
70 D5– d5 complement 输出 位.
71 D5+ d5 真实 输出 位.
72 D6– d6 complement 输出 位.
73 D6+ d6 真实 输出 位.
76 D7– d7 complement 输出 位.
77 D7+ d7 真实 输出 位.
78 D8– d8 complement 输出 位.
79 D8+ d8 真实 输出 位.
80 D9– d9 complement 输出 位.
81 D9+ d9 真实 输出 位.
84 OR– overrange complement 输出 位.
85 OR+ overrange 真实 输出 位.
: 点此下载
