首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1131527
 
资料名称:AD7663
 
文件大小: 1337K
   
说明
 
介绍:
16-Bit 1 MSPS SAR Unipolar ADC with Ref
 
 


: 点此下载
  浏览型号AD7663的Datasheet PDF文件第2页
2
浏览型号AD7663的Datasheet PDF文件第3页
3
浏览型号AD7663的Datasheet PDF文件第4页
4
浏览型号AD7663的Datasheet PDF文件第5页
5

6
浏览型号AD7663的Datasheet PDF文件第7页
7
浏览型号AD7663的Datasheet PDF文件第8页
8
浏览型号AD7663的Datasheet PDF文件第9页
9
浏览型号AD7663的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. b
AD7663
–6–
管脚 函数 描述
管脚
非. Mnemonic 类型 描述
1 AGND P 一个nalog 电源 地面 管脚.
2 AVDD P 输入 相似物 电源 管脚. nominally 5 v.
3, 6, 7, NC 非 连接.
44
48
4 BYTESWAP DI 并行的 模式 选择 (8/16 位). 当 低, 这 lsb 是 输出 在 d[7:0] 和 这 msb 是 输出
在 d[15:8]. 当 高, 这 lsb 是 输出 在 d[15:8] 和 这 msb 是 输出 在 d[7:0].
5ob/
2C
DI 笔直地 二进制的/二进制的 twos complement. 当 ob/
2C
是 高, 这 数字的 输出 是 笔直地
二进制的; 当 低, 这 msb 是 inverted, 结果 在 一个 twos complement 输出 从 它的 内部的
变换 寄存器.
8 ser/
PAR
DI 串行/并行的 选择 输入. 当 低, 这 并行的 端口 是 选择; 当 high, 这
串行 接口 模式 是 选择 和 一些 位 的 这 数据 总线 是 使用 作 一个 串行 端口.
9, 10 d[0:1] 位 0 和 位 1 的 这 并行的 端口 数据 输出 总线. 当 ser/
PAR
是 高, 这些 输出
是 在 高 阻抗.
11, 12 d[2:3] 或者 di/o 当 ser/
PAR
是 低, 这些 输出 是 使用 作 位 2 和 位 3 的 这 并行的 端口 数据
输出 总线.
divsclk[0:1] 当 ser/
PAR
是 高, ext/
INT
是 低 和 rdc/sdin 是 低, 这个 是 这 串行
主控 读 之后 转变 模式. 这些 输入, 部分 的 这 串行 端口, 是 使用 至 慢 向下,
如果 desired, 这 内部的 串行 时钟 那 clocks 这 数据 输出. 在 这 其它 串行 模式, 这些
管脚 是 高 阻抗 输出.
13 D[4] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 4 的 这 并行的 端口 数据 输出 总线.
或者 ext/
INT
当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 作 一个 数字的 选择 输入 为
choosing 这 内部的 或者 一个 外部 数据 时钟, called 各自, 主控 和 从动装置 模式.
和 ext/
INT
系 低, 这 内部的 时钟 是 选择 在 sclk 输出. 和 ext/
INT
设置 至 一个 逻辑 高, 输出 数据 是 同步 至 一个 外部 时钟 信号 连接 至 这
SCLK 输入, 和 外部 时钟 是 gated 用
CS
.
14 D[5] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 5 的 这 并行的 端口 数据 输出 总线.
或者 invsync 当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 至 选择 这 起作用的 状态 的
这 同步 信号. 当 低, 同步 是 起作用的 高. 当 高, 同步 是 起作用的 low.
15 D[6] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 6 的 这 并行的 端口 数据 输出 总线.
或者 invsclk 当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 至 invert 这 sclk 信号.
是 起作用的 在 两个都 主控 和 从动装置 模式.
16 D[7] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 7 的 这 并行的 端口 数据 输出 总线.
或者 rdc/sdin 当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 作 也 一个 外部 数据
输入 或者 一个 读 模式 选择 输入, 取决于 在 这 状态 的 ext/
INT
.
当 ext/
INT
是 高, rdc/sdin 可以 是 使用 作 一个 数据 输入 至 daisy-chain 这 转换
结果 从 二 或者 更多 adcs 面向 一个 单独的 sdout 线条. 这 数字的 数据 水平的 在 sdin 是
输出 在 数据 和 一个 延迟 的 16 sclk 时期 之后 这 initiation 的 这 读 sequence.
当 ext/
INT
是 低, rdc/sdin 是 使用 至 选择 这 读 模式. 当 rdc/sdin 是
高, 这 previous 数据 是 输出 在 sdout 在 转换. 当 rdc/sdin 是 低,
这 数据 能 是 输出 在 sdout 仅有的 当 这 转换 是 完全.
17 OGND P 输入/输出 接口 数字的 电源 地面.
18 OVDD P 输入/输出 接口 数字的 电源. nominally 在 这 一样 供应 作 这 供应 的 这 host
接口 (5 v 或者 3 v).
19 DVDD P 数字的 电源. nominally 在 5 v.
20 DGND P 数字的 电源 地面.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com