AD7653
表格 4. 串行 时钟 timings 在 主控 读 之后 转变
DIVSCLK[1] 0 0 1 1
DIVSCLK[0] 标识 0 1 0 1 单位
同步 至 sclk 第一 边缘 延迟 最小 t
18
3 17 17 17 ns
内部的 sclk 时期 最小 t
19
25 50 100 200 ns
内部的 sclk 时期 最大 t
19
40 70 140 280 ns
内部的 sclk 高 最小 t
20
12 22 50 100 ns
内部的 sclk 低 最小 t
21
7 21 49 99 ns
sdout 有效的 建制 时间 最小 t
22
4 18 18 18 ns
sdout 有效的 支撑 时间 最小 t
23
2 4 30 80 ns
sclk last 边缘 至 同步 延迟 最小 t
24
3 55 130 290 ns
busy 高 宽度 最大 (warp) t
28
1.5 2 3 5.25 µs
busy 高 宽度 最大 (正常的) t
28
1.75 2.25 3.25 5.55 µs
busy 高 宽度 最大 (impulse) t
28
2 2.5 3.5 5.75 µs
rev. 一个 | 页 6 的 28