platform flash 在-系统 可编程序的 配置 proms
ds123 (v2.6) march 14, 2005
www.xilinx.com
13
初步的 产品 规格
R
prog_b (或者 程序) 输入. 为 这 xcfxxp 仅有的,
这 cf
管脚 是 一个 双向的 管脚. 如果 这 xcfxxp cf管脚 是
不 连接 至 这 fpga's prog_b (或者 程序
)
输入, 然后 这 管脚 应当 是 系 高.
fpga selectmap (并行的) 设备 chaining
(1)
多样的 virtex-ii fpgas 能 是 配置 使用 这
selectmap 模式, 和 是 制造 至 开始 向上 同时发生地.
至 配置 多样的 设备 在 这个 方法, 线 这 单独的
cclk, 完毕, init, 数据 ([d0..d7]), 写 (write
或者
rdwr_b), 和 busy 管脚 的 所有 这 设备 在 并行的. 如果 所有
设备 是 至 是 配置 和 这 一样 bitstream, 读-
后面的 是 不 正在 使用, 和 这 cclk 频率 选择
做 不 需要 这 使用 的 这 busy 信号, 这 cs_b 管脚
能 是 连接 至 一个 一般 线条 所以 所有 的 这 设备 是
配置 同时发生地 (图示 13).
和 额外的 控制 逻辑, 这 单独的 设备 能 是
承载 separately 用 asserting 这 cs_b 管脚 的 各自 设备
在 转变 和 然后 enabling 这 适合的 配置 数据.
这 prom 能 也 store 这 单独的 bitstreams 为 各自
fpga 为 selectmap 配置 在 独立的 设计 revi-
sions. 当 设计 revisioning 是 使用, 额外的 控制
逻辑 能 是 使用 至 选择 这 适合的 bitstream 用
asserting 这 en_ext_sel
管脚, 和 使用 这
rev_sel[1:0] 管脚 至 选择 这 必需的 bitstream, 当
asserting 这 cs_b 管脚 为 这 fpga 这 bitstream 是 目标-
ing (图示 14).
为 clocking 这 并行的 配置 chain, 也 这 第一
fpga 在 这 chain 能 是 设置 至 主控 selectmap, gener-
ating 这 cclk, 和 这 remaining 设备 设置 至 从动装置
selectmap, 或者 所有 这 fpga 设备 能 是 设置 至 从动装置
selectmap 和 一个 externally 发生 时钟 能 是 使用
至 驱动 这 配置 接口. 又一次, 这 各自的
设备 数据 薄板 应当 是 consulted 为 详细地 infor-
mation 在 一个 particular fpga 设备, 包含 这个 config-
uration 模式 是 supported 用 这 targeted fpga 设备.
cascading 配置 proms
当 configuring 多样的 fpgas 在 一个 串行 daisy chain,
configuring 多样的 fpgas 在 一个 selectmap 并行的 chain,
或者 configuring 一个 单独的 fpga 需要 一个 大 configura-
tion bitstream, 倾泻 proms 提供 额外的 mem-
ory (图示 10, 图示 13, 图示 14, 和图示 15).
多样的 platform flash proms 能 是 concatenated 用
使用 这 ceo
输出 至 驱动 这 ce输入 的 这 向下-
stream 设备. 这 时钟 信号 和 这 数据 输出 的 所有
platform flash proms 在 这 chain 是 interconnected.
之后 这 last 数据 从 这 第一 prom 是 读, 这 第一
prom asserts 它的 ceo
输出 低 和 驱动 它的 输出 至
一个 高-阻抗 状态. 这 第二 prom recognizes 这
低 水平的 在 它的 ce
输入 和 立即 使能 它的 输出-
puts.
之后 配置 是 完全, 地址 counters 的 所有 cas-
caded proms 是 重置 如果 这 prom oe/重置
管脚 变得
低 或者 ce
变得 高.
当 utilizing 这 先进的 特性 为 这 xcfxxp plat-
表格 flash prom, 包含 这 时钟 输出 (clkout)
选项, decompression 选项, 或者 设计 revisioning, pro-
gramming files 这个 span 倾泻 prom 设备 能
仅有的 是 创建 为 倾泻 chains containing 仅有的
xcfxxp proms. 如果 这 先进的 特性 是 不 使用,
然后 倾泻 prom chains 能 包含 两个都 xcfxxp 和
xcfxxs proms.
初始的 fpga 配置
这 选项 为 初始的 fpga 配置 通过 这 plat-
表格 flash prom 包含:
1. 自动 配置 在 电源 向上
2. 应用 一个 外部 prog_b (或者 程序
) 脉冲波
3. 应用 这 jtag config 操作指南
下列的 这 fpga’s 电源-在 sequence 或者 这 assertion
的 这 prog_b (或者 程序
) 管脚 这 fpga’s configura-
tion 记忆 是 cleared, 这 配置 模式 是 选择,
和 这 fpga 是 准备好 至 接受 一个 新 配置 位-
stream. 这 fpga’s prog_b 管脚 能 是 控制 用 一个
外部 源, 或者 alternatively, 这 platform flash proms
包含 一个 cf
管脚 那 能 是 系 至 这 fpga’s
prog_b 管脚. executing 这 config 操作指南 通过
jtag 脉冲 这 cf
输出 低 once 为 300-500 ns, 重置-
ting 这 fpga 和 初始的 配置. 这 impact
软件 能 公布 这 jtag config command 至 initiate
fpga 配置 用 设置 这 "加载 fpga" 选项.
当 使用 这 xcfxxp platform flash prom 和 设计
revisioning 使能, 这 cf
管脚 应当 总是 是 con-
nected 至 这 prog_b (或者 程序
) 管脚 在 这 fpga 至
确保 那 这 电流 设计 修订 选择 是 抽样
当 这 fpga 是 重置. 这 xcfxxp prom 样本 这
电流 设计 修订 选择 从 这 外部
rev_sel 管脚 或者 这 内部的 可编程序的 修订
选择 位 在 这 rising 边缘 的 cf
. 当 这 jtag con-
图 command 是 executed, 这 xcfxxp 将 样本 这 新
设计 修订 在之前 初始的 这 fpga 配置
sequence. 当 使用 这 xcfxxp platform flash prom
没有 设计 revisioning, 如果 这 cf
管脚 是 不 连接 至
这 fpga prog_b (或者 程序
) 管脚, 然后 这 xcfxxp
CF
管脚 应当 是 系 高.
1. 这 selectmap (并行的) fpga 配置 模式 是 supported 仅有的 用 这 xcfxxp platform flash prom.这些 模式 是 不 sup-
ported 用 这 xcfxxs platform flash prom.
: 点此下载
