january 1995 2
飞利浦 半导体 产品 规格
quadruple d-获得
HEF4042B
MSI
描述
这 hef4042b 是 一个 4-位 获得 和 四 数据 输入 (d
0
至
D
3
), 四 缓冲 获得 输出 (o
0
至 o
3
), 四 缓冲
complementary 获得 输出 (o
0
至 O
3
) 和 二 一般
使能 输入 (e
0
和 E
1
). 信息 在 d
0
至 d
3
是
transferred 至 o
0
至 o
3
当 两个都 e
0
和 e
1
是 在 这
一样 状态, 也 高 或者 低. o
0
至 o
3
follow d
0
至
D
3
作 长 作 两个都 e
0
和 E
1
仍然是 在 这 一样 状态.
当 e
0
和 e
1
是 不同的, d
0
至 d
3
做 不 影响 o
0
至
O
3
和 这 信息 在 这 获得 是 贮存.
O
0
至 O
3
是 总是 这 complement 的 o
0
至 o
3
. 这
独有的-或者 输入 结构 准许 这 选择 的 也
极性 为 e
0
和 e
1
. 和 一个 使能 输入 高, 这
其它 使能 输入 是 起作用的 高; 和 一个 使能 输入
低, 这 其它 使能 输入 是 起作用的 低.
图.1 函数的 图解.
固定
应用 信息
一些 examples 的 产品 为 这 hef4042b 是:
•
缓存区 存储
•
支持 寄存器
家族 数据, i
DD
限制 类别 msi
看 家族 规格
hef4042bp(n): 16-含铅的 dil; 塑料
(sot38-1)
hef4042bd(f): 16-含铅的 dil; 陶瓷的 (cerdip)
(sot74)
hef4042bt(d): 16-含铅的 所以; 塑料
(sot109-1)
( ): 包装 designator 北 america
D
0
至 d
3
数据 输入
E
0
和 e
1
使能 输入
O
0
至 o
3
并行的 获得 输出
O
0
至 O
3
complementary 并行的 获得 输出
图.2 固定 图解.
: 点此下载
