platform flash 在-系统 可编程序的 配置 proms
ds123 (v2.6) march 14, 2005
www.xilinx.com
2
初步的 产品 规格
R
当 这 fpga 是 在 主控 串行 模式, 它 发生 一个
配置 时钟 那 驱动 这 prom. 和 cf
高, 一个
短的 进入 时间 之后 ce
和 oe 是 使能, 数据 是
有 在 这 prom 数据 (d0) 管脚 那 是 连接 至
这 fpga din 管脚. 新 数据 是 有 一个 短的 进入
时间 之后 各自 rising 时钟 边缘. 这 fpga 发生 这
适合的 号码 的 时钟 脉冲 至 完全 这 config-
uration.
当 这 fpga 是 在 从动装置 串行 模式, 这 prom 和 这
fpga 是 两个都 clocked 用 一个 外部 时钟 源, 或者
optionally, 为 这 xcfxxp prom 仅有的, 这 prom 能 是
使用 至 驱动 这 fpga’s 配置 时钟.
这 xcfxxp 版本 的 这 platform flash prom 也 sup-
端口 主控 selectmap 和 从动装置 selectmap (或者 从动装置
并行的) fpga 配置 模式. 当 这 fpga 是 在
主控 selectmap 模式, 这 fpga 发生 一个 configura-
tion 时钟 那 驱动 这 prom. 当 这 fpga 是 在 从动装置
selectmap 模式, 也 一个 外部 振荡器 发生
这 配置 时钟 那 驱动 这 prom 和 这
fpga, 或者 optionally, 这 xcfxxp prom 能 是 使用 至
驱动 这 fpga’s 配置 时钟. 和 busy 低 和
CF
高, 之后 ce和 oe 是 使能, 数据 是 有 在
这 proms 数据 (d0-d7) 管脚. 新 数据 是 有 一个
短的 进入 时间 之后 各自 rising 时钟 边缘. 这 数据 是
clocked 在 这 fpga 在 这 下列的 rising 边缘 的 这
cclk. 一个 自由-运动 振荡器 能 是 使用 在 这 从动装置
并行的 /从动装置 selecmap 模式.
这 xcfxxp 版本 的 这 platform flash prom 提供
额外的 先进的 特性. 一个 建造-在 数据 decompressor
支持 utilizing compressed prom files, 和 设计 revi-
sioning 准许 多样的 设计 revisions 至 是 贮存 在 一个
单独的 prom 或者 贮存 横过 一些 proms. 为 设计
revisioning, 外部 管脚 或者 内部的 控制 位 是 使用 至
选择 这 起作用的 设计 修订.
多样的 platform flash prom 设备 能 是 倾泻 至
支持 这 大 配置 files 必需的 当 目标-
ing 大 fpga 设备 或者 targeting 多样的 fpgas daisy
chained 一起. 当 utilizing 这 先进的 特性 为
这 xcfxxp platform flash prom, 此类 作 设计 revi-
sioning, 程序编制 files 这个 span 倾泻 prom
设备 能 仅有的 是 创建 为 倾泻 chains containing
仅有的 xcfxxp proms. 如果 这 先进的 xcfxxp 特性 是
图示 1:
xcfxxs platform flash prom 块 图解
控制
和
JTAG
接口
记忆
串行
接口
数据 (d0)
串行 模式
数据
地址
CLK CE
TCK
TMS
TDI
TDO
oe/重置
CEO
数据
ds123_01_30603
CF
FI
图示 2:
xcfxxp platform flash prom 块 图解
CLKOUT
CEO
数据 (d0)
(串行/并行的 模式)
d[1:7]
(并行的 模式)
TCK
TMS
TDI
TDO
CLK CE en_ext_sel oe/重置 BUSY
数据
数据
地址
rev_sel [1:0]
CF
控制
和
JTAG
接口
记忆
OSC
串行
或者
并行的
接口
Decompressor
ds123_19_050604
: 点此下载
